最近の話題 2006年11月25日
１．DARPAがIBM，CrayとHPCS Phase III契約締結を発表
米国の国防総省の研究開発機関であるDARPA（Defence Advance Research Project Agency)は，2006年11月21日に，HPCS(High Productivity Computing System)プログラムの第3期の契約をIBMとクレイと締結すると発表しました。
HPCSは，2010年に，国防上重要な幾つかのアプリケーションを実効1PFlosで実行するハードウェアの開発と，開始された2002年と比べてアプリケーションソフトの開発効率を10倍に引き上げることを目標としており，第一期は5社が参加していましたが，第二期はIBM，Cray，Sunの3社が，それぞれ$50M程度の予算で小規模プロトタイプの開発を行ってきました。そして，最後の第三期（Phase-3)の契約者の発表が，このほど行われたもので，一般的な予想通り，スパコンの開発で実績のあるIBMとCrayが残り，Sunが落ちるという結果になりました。
DARPAの発表によると，契約額はCrayが$250M，IBMが$244Mで，2010年までにペタスケールのコンピュータの設計と技術開発を行うことになっており，目標は実効2PFlopsで，4PFlops以上まで拡張可能なシステムを目指すとなっており，当初に比べて性能が2倍に引き上げられました。また，プログラムの生産性を2002年に比べて10倍に引き上げるという点は変わっていません。
プロセサの最大（ピーク）浮動小数点演算性能は，1サイクルに実行可能な浮動小数点演算命令数とクロック周波数をかければ良いので簡単に求まりますが，実際のアプリケーションではループの制御やアドレスの計算も必要で，メモリアクセスではキャッシュミスも出るし，他のプロセサとの通信も必要ということでピーク性能は出ません。では，どの程度でるかというと，アプリケーションの性格とコンピュータのアーキテクチャによるのですが，Top500の性能指標であるLinpack（巨大連立一次方程式の解）ベンチマークでは70〜80%でるのですが，実際のアプリケーションとなると30%も出れば御の字で，10%にも遥かに届かないというアプリケーションもあります。従って，実効2PFlopsというのがピークではどの程度のシステムになるのか不明ですが，5PFlopsよりは上で，10PFlops級のシステムになるのではないかと思われます。
となると，10PFlopsを目指すとした日本の次期スパコン計画に対抗する規模にターゲットを引き上げたように思われます。日本の目標は2010年度，つまり2011年3月の完成ですから，この計画で，米国が2010年末までに10PFlopsを実現してしまうと，抜かれてしまう恐れがあります。
なお，CRAYのシステムはCascadeと呼ばれ，メモリへの強力なバンド幅と先進的な同期機構をもつマルチプロセサシステムと書かれています。また，生産性を上げるパラレル言語としてChapelの開発を継続します。一方，IBMはPOWERベースのアーキテクチャと書かれており，かつて言われていたようなテキサス大オースチン校のKeckler，Berger先生のやっているTripsのような野心的なアーキテクチャはあきらめたようです。
２．SC０６基調講演
2006年11月11日から17日にかけて，フロリダ州タンパでSC06が開催されました。学会に加えて大規模なベンダーや研究機関の展示があり，今年は7100人あまりの登録参加者があったと発表されました。IEEEとACMが共催する学会としては最大規模ではないかと思います。
今年の標語は"Powerful beyond imagination"で，これはアインシュタインが「コンピュータは高速で正確だが馬鹿だ。人間は遅くて不正確だが賢い。両者が協力すればPowerful beyond imagination」と述べたことに由来します。しかし，アインシュタインのころのコンピュータはiPodに内蔵しているコンピュータより遥かに弱体で，今日のスパコンとは比べ物になりません。
有名な発明家のKurtzweil氏が開会直後の基調講演を行い，生命誕生の数億年前から，重要な進歩が起こる間隔は指数関数的に短縮されているという図を示し，今後の進歩も加速度的に早くなると述べた。よく知られているように，スパコンの性能の進歩も指数関数で，現状ではトカゲ程度の知性であるが，2050年頃には人のレベルに達するというグラフを示しました。
2日目にシーモアクレイ賞とシドニーフェンバック賞の授賞式と記念講演があった。今年のクレイ賞の受賞者は，理研の渡辺氏で，同氏は，NECで最初のSXスパコンを開発し，その後も引き続き，地球シミュレータを含むNECのスパコンを一貫して開発され，現在は理研に所属し，日本の次期スパコン開発のプロジェクトリーダを勤めておられる。地球シミュレータの開発を含めて長年のスパコンに対する貢献が評価されたものと考えられます。なお，日本人がクレイ賞を受賞したのは初めてである。シドニーフェンバック賞はルイジアナ州立大のサイデル教授が，ブラックホールのシミュレーションとそのためのツールや計算環境の整備への貢献を評価されて受賞しました。
3日目の基調講演は，IBMのCELLのSPEのチーフアーキテクトのHofstee氏と日立，ソニーで半導体を開発され，現在は自分の研究所を主宰されている牧本氏である。Hofstee氏はCellで何ができるようになったかという観点で，リアルタイムレイトレーシングなどを中心に説明し，Cellの将来ロードマップについても多少触れました。牧本氏は半導体の開発においてカスタム化と標準化が10年程度づつの期間で繰り返すという牧本ウエーブの発見で有名であり，パソコンの出荷額をディジタル家電が抜いたという図を示し，次のウエーブはディジタル家電と述べました。また，2007年からの10年はAutomated SoC/Sipによりカスタム化に振り子が触れると予言しました。
３．SC06でのベンダー展示
ハード関係では，今年はCrayが頑張っており，Opteronマシンの系列では現状のXT3の後継のXT4を展示していました。XT4はデュアルコアOpteronに変更してインタコネクトの性能も倍増してバランスを保って性能を上げています。また，XT4と同じボードでCPUをCray独自開発のものと置き換えたシステムとしてXMTを発表しました。XMTはCrayの前身のTera社のマルチスレッドアーキテクチャの流れを汲み，128スレッドを並列実行するプロセサです。なお，Crayは2006年11月14日にこの2機種の新スパコンを正式発表しています。なお，XT4はHoodのコードネーム，XMTはEldoradoのコードネームで開発されていた機種です。
また，Crayのブースでは，ベクトルプロセサの次世代機であるBlackwidowのボードを展示していました。。
IBMで目新しかったのは次世代のBlue Gene/Pのボードを展示していた点です。しかし，展示と言っても，BlueGeneの筐体に何の説明もなく，それもボードに張ってあるラベルが逆さまという状態でBG/Lの筐体に立てかける形で床の上に置いてあるだけという気の無い展示の仕方で，よほど注意していないと気がつきません。BG/LではドーターボードにCPUが2個乗りだったのですが，BG/Pでは1個乗りのドーターボードになり，2枚のペアを180度回転してPとdのように置いて搭載する形になっていました。マザーボード1枚あたりの搭載CPU数は32個＋オプションで2個のIOPは変わりません。但し，BG/Lではアルミの白い放熱フィンだったのですが，BG/Pでは銅フィンになっており，発熱量は増加したのではないかと思われます。説明のパネルも無く，クロックや演算性能など一切不明です。
一番面白かったのはSiCortex社というスタートアップの会社で，1個600mWという低電力のMIPSアーキのプロセサコアを6個集積したチップを開発し，これを27個 1枚のブレードに搭載し，更に，このボードをミッドプレーンの裏表に各18枚搭載したシステムを展示していました。コア数は6x27x36=5832で，各コアが1GFlops（500MHzクロックで，毎サイクルFADDとFMULか）で，合計5.8TFlopsの計算パワーと最大8TBのメモリを1筐体に搭載しています。消費電力は18KW，お値段は$1.5〜2Mとのことで，性能に比べると消費電力，値段ともに格安です。筐体がまた面白く，ブレードを搭載する部分は床から70〜80cmくらい上がっていて，下から空気を取り入れる構造になっています。そしてブレード部分のカバーがスーパーカーのドアのようにガルウイングで両側に開きます。カバーの長さが1m程度と短いので可能なのですが，新規なルックスでした。
４．続Grape-DR
11月11日の話題で，東大が単精度512GFlopsのGrape-DRの開発を発表した話題を紹介しましたが，11月11日からフロリダ州タンパで開催されたSC06で東大のブースに展示されているのを見てきました。但し，開発ボードやチップの実物が展示されているのを自分の目で見たというだけで，詳しい技術的内容については発表がなく，肩透かしでした。
しかし，東大のブースではGrape-DRプロジェクトを展示し，少し離れたところにGrapeプロジェクトのブースがあってMD-Grapeなどの成果を展示しており，何故，別々なのかちょっと変な感じがしました。
５．Intelの次世代CPUは大幅改良されたHTを採用か？
2006年11月22日のThe Inquirerが2008年にIntelはAMDの後を追うと題する記事を載せています。それによると，2008年のBloomfieldは真性4コアでSocket-Bと呼ばれることになる1366ピンLGAパッケージに入れられ，DDR3メモリインタフェースのDRAMコントローラを内蔵し，新しい，改良されたHyperThreadingを採用すると書いています。
６．AMDのソケットロードマップ
同じく2006年11月22日のThe Inquirerが，AMDのプロセサのソケットロードマップについて書いています。
それによると，まず，よく知られているようにAM2が登場し，その後，AM2+が登場します。このAM2+はBarcelonaに使用され，2007年Q2の登場です。AM2+では，消費電力削減のための2系統電源がサポートされますが，AM2用の旧チップも，2電源は使えませんが，AM2+に搭載は可能です。逆もしかりで，AM2+のBarcelonaをAM2のマザーボードに乗せることも出来るようです。
その次のAM3は，HyperTransport 3.0のサポートが売りです。AM3はShanghai/Budapestの世代から登場です。そして，2系統電源対応のチップしか使用できなくなるそうです。そして，2008年に登場予定のCerberusではPCI-expressのインタフェースを内蔵すると言われ，このためには多数の追加のピンが必要となるので，AM3の次のソケットが導入されると予想されます。