最近の話題 2010年8月21日
１．DARPAが確率計算プロセサの研究に$18Mを提供
2010年8月17日のThe Registerが確率計算を行うプロセサの研究に，DARPAが開発資金を提供すると報じています。MITからのスピンオフのLyric Semiconductor社は，これまで何をやっているかを発表しないステルスモードで活動していたのですが，今回の発表で，Bayesian Networkの確率計算をアナログ的に実行するプロセサを開発していることが明らかになりました。
筆者はこのあたりの話は良く知らないのですが，最近の通信では，受信信号系列から，どの信号が送られた確率が高いかを計算してエラーを訂正するという手法が用いられており，従来の手続き的なエラー訂正よりも高い効率を達成しています。現在の受信機では，ディジタル計算でこの確率計算を行っているのですが，長い入力系列を使って精度を高めようとすると計算量が急増してしまいます。Lyric社はアナログ的にこの確率計算を行うことにより，より安価に高い性能をもつVLSIを作ろうとしているようです。
エラー訂正という点では通信だけでなく，フラッシュメモリなどでも同様で，エラーを含んだ読み出しデータから，どのデータであったのかという確率の高いデータを推定すれば，エラー訂正ができます。また，金融などでも，色々な事象の発生確率から，どのような事象がどれだけの確率で起こるかという計算は多用されており，確率計算が高速で実行できることは大きなメリットがあります。
同社は既に，最初のエラー訂正チップLECを作っており，第2世代もほぼ完成しており，TSMCの180nmプロセスを使う第3世代を2011年2Qにサンプル予定となっています。そして，2012年1Qには65nmプロセスの第4世代を出すというロードマップになっています。
そして同社はDARPAの資金を使ってより汎用のGP5というプロセサを開発する計画のようです。より汎用ということで，同社は これらのプロセサをプログラムするためのPBSL(Probability Synthesis to Bayesian Logic）というプログラミング言語を開発しているとのことです。
同社のWebサイトにPBSLで数独を解くデモがあります。数独は，もし，何も数字が書かれてなければ，全てのマスの数字はどれも等確率ですが，いくつか数字が埋まっているので，縦や横の列のマスは同じ数字は使えないということで確率に制約が出ます。これをBayesian Networkで記述して，各マスの数字の確率を計算して行って解くというもので，なるほどと思いました。
The Registerの記事では，どのようにして確率計算を行っているかはわからないのですが，創立者の一人でCEOのB.Vogoda氏の博士論文を斜め読みしたところでは，Gilbert Multiplierでアナログの２つの確率値の掛け算を行うソフトXOR回路を作っています。そしてソフトXORが作れるとソフトNOTが作れます。もう少し複雑な回路ですが，ソフトマルチプレクサも作っています。難しいのはアナログの遅延回路で，この論文ではChebychev型のFIRフィルタで実現していますが，複雑すぎるので，必要な機能だけに絞ってもっと簡単な回路の開発が必要と書かれています。しかし，この論文は2003年のものなので，当然，それ以降，Lyric社ではアナログ遅延回路の開発や，アナログ回路自体の精度や ダイナミックレンジ，安定度を改善する開発などを行ってきていると推測されます。
Gilbert Multiplierのようなアナログ回路はいわゆるA級動作で，コンスタントに電源から電流を流す必要があるのですが，ディジタルの掛け算器に比べて圧倒的に少ないトランジスタ数で実現でき，コンスタントに連続して動作する必要がある場合にはCMOSディジタル回路より性能/電力で有利になるというのは理解できます。
Windowsが走るというようなプロセサではないのですが，不完全な入力からもっとも確からしい答えを求めるという用途はエラー訂正に限らず，インテリジェントなWebのサーチエンジンや，音声認識，自動翻訳からAIにつながる用途があります。そして，金融シミュレーション的に最適のポートフォリオを求めるとかいうことにも使えそうです。また，同社のWebサイトのビデオでは，タイプの癖から，入力者を特定するというデモを見せていました。ということで，Lyric社の確率プロセサは結構，色々な応用が出来そうで面白い技術です。
なお，同社はこのプロセサをCPU，DSP，FPGAによる計算，GPUに次ぐプロセサで第5のプロセサであると位置づけGP5と呼んでいます。DARPAの資金を使うこのGP5プロセサの完成は2013年の予定です。
２．IBMがPOWER7ベースの新システム群を発表
2010年8月17日にIBMはPOWER7ベースの新サーバ群を発表しました。2月20日の話題でも紹介したように，2月に8コアのPOWER7ベースの製品を発表したのですが，ハイエンドとローエンドの製品は発表されていませんでした。今回の発表は，このレンジをカバーし，ローエンドからハイエンドまでのシリーズが完成したことになります。
今回は発表されたのは，710，720，730，740というローエンドの製品とトップエンドの795という製品です。710と730は2Uのラックマウントサーバで，720と740は4Uのラックマウントと独立筐体のペデスラル筐体のモデルがあります。710の1チップで3GHzクロックでの4コア，8GBのメモリから，740のハイエンドは3.55GHzクロックで16コア，最大メモリ256GBまでのバリエーションがあります。
そして，今回発表されたトップエンドの795は，POWER7チップ4個を搭載するBookを最大8枚搭載し，全体では256コア，1024スレッドのSMPとなっています。256コアを使用する場合は，最大クロック周波数は4GHzですが，半分の128コアを使用するTurboCoreモードではクロックは4.25GHzまで上げることが出来ます。クロックの向上は6%程度ですが，各コアが使用できるL3$やメモリバンド幅が倍増することから，コアあたりの性能は15〜20%向上するそうです。
また，POWER6はIn Orderであったのに対してPOWER7はOut-of-Orderになり，L3$も別チップから内蔵になってレーテンシを短縮するなどの効果で，4GHzのPOWER7コアは5GHzのPOWER6コアと比較して15〜20%性能が向上しているとのことです。これまでのトップエンドの595と比較するとコア数は4倍で，それぞれのコアが15〜20%高性能ということは，システム全体では5倍近い性能向上が実現されていることになります。
また，IBMは2月に発表した3.86GHzクロックの780を3台クラスタ接続した192コアので，tpm-Cで初めて10Mを超える10,366,254を達成したと発表しました。この値はHPのレコードの2.5倍でOracleのベストの値を35%上回り，Orcleと比較すると，コアあたりの性能は2.7倍，価格当たりの性能は41%高く，電力効率は35%高いと書かれています。
そして，2010年8月18日のTech On!が日本IBMの発表スライドを掲載していますが，計画外のシステム停止は年1回以下で，システム停止時間は年間15分以下で，これは他社のUnix系のシステムと比較して1/2以下で，Windowsサーバと比べると1/10未満と書かれています。また，パッチの適用時間は平均11分で，これは競合するUnixやWindowsと比べて約1/3の時間だそうです。
３．Intelが$7.68BでMcAfeeを買収
2010年8月19日にIntelは$7.68Bを投じてセキュリティー大手のMcAfeeを買収すると発表しました。両社の役員会は買収を承認していますが，McAfeeの株主総会の承認と関係当局の承認はこれからです。ただし，買収価格は発表直前のMcAfeeの株価に62%のプレミアムが付いた価格で，株主にとっては魅力的な価格です。また，マーケットシェアが高くなり過ぎて独禁法に触れるということもなさそうなので，すんなり行くのではないかと思われます。
Intelの買収の意図ですが，今後，セキュリティーはより重要になっていく分野であり，McAfeeの技術を取り入れてハードウェアサポートを強化して製品の差別化をしていくのではないかと思われます。特にモバイルプロセサの分野でもウイルスなどが出現してきており，この分野で差別化できれば，大きなメリットが得られます。
ただし，IntelはStrong ARMも通信プロセサの会社も，主要な買収は失敗している方が多いので，今回の買収もうまく行くかどうかは見物です。
4．DARPAのExtremeScale Sandia研はMicronなどと組む
2010年8月18日のHPCWireが，DARPAのExtremeScale UHPCプロジェクトの契約者の一つであるSandia国立研究所は，Micron Technology，LexisNexis，ルイジアナ州立大，イリノイ大（UIUC），ノートルダム大，南カリフォルニア大，メリーランド大，ジョージア工科大，スタンフォード大，ノースカロライナ州立大などと組んで，高性能コンピュータのアーキテクチャ，アルゴリズム，システムソフトウェア，プログラミング法，3D実装，光インタコネクトなどを開発すると発表しました。
でも，Micronのビジネスと関係しそうなテーマはどれでしょうね。