最近の話題 2011年2月26日
１．ISSCC2011でのSandy Bridgeの発表
2011年2月23日のEETimesがISSCC2011でのIntelのSandy Bridgeチップの発表を報じています。チップの開発元はイスラエルのデザインセンターであるようで，発表者はイスラエルデザインセンターのErnest Knoll氏です。
今回の発表は4コアのSandy Bridgeチップに関するもので，チップサイズは216mm2で，総トランジスタ数は1.16Bとなっています。コアに2MBのL3$が付いたスライスを4個搭載しているので，このL3$だけで半分程度のトランジスタを使っています。
消費電力は，4スライスの最高性能のチップでは95W，2コアのモバイル用の最小電力の製品で17Wとなっています。
コアとペアになるL3$のスライスは同一の電源になっているようで，L3$の最低動作電圧でチップの動作電圧が決まってしまうので，L3$のSRAMセルにShared P channel MOSFETという技術を使ったそうです。Writabilityの点でPMOSを弱くすると低電源電圧での書き込み性は改善されますが，筆者は寡聞にしShared P channel MOSFETというのがどういうやり方なのか知りません。論文が入手できたら，補足したいと思います。
それから，4個のスライスとオンチップGPUの間はリングバスで接続されているのですが，このバスのデバグのために，Generic Debug eXternal Connection (GDXC)という機構を設けたと発表されました。リングバスの制御信号やデータをチップ外に引き出し，ロジックアナライザで見られるようにするものだそうです。
筆者も，1990年代のプロセサのクロックが数100MHｚの時代は，チップ内にはマルチプレクサだけを載せて引き出した信号をロジックアナライザで観測してデバグをやっていましたが，GHzクロックになるとチップらロジアナのパスの速度が追い付かなくなり，ロジアナの必要な機能はチップ内に組み込むようになりました。Sandy Bridgeでもかなりの処理をチップに搭載し，ロジアナは最終的に色々なパターン認識をしてトリガを掛けるというような用途に使っているのではないかと思います。
リングバスのデバグ機能をチップに搭載するのは当然ですが，こういう事項が論文の一つの目玉になるというのは，それ以外にアピールする技術が無いということの裏返しと思われます。
２．ISSCC2011でのIntelのPoulsonの発表
2011年2月23日のPCWatchがISSCC2011でのIntelのPoulsonの発表を報道しています。現世代のTukwikaを使った製品もHP以外では見当たらず，影の薄いItaniumですが，Intelは，その次世代のPoulsonをISSCC2011で発表しました。
32nmプロセスを使用し，3.1Bトランジスタを集積し，29.9×18.2mmという巨大チップです。そして，TDPは170Wです。このチップに8コアと32MBのL3$を搭載しています。コアには16KB+16KBの1次キャッシュと512KB I$と256KB D$が含まれています。
PCWatchの記事では演算パイプラインや命令バッファを新規開発となっていますが，全体としては11段パイプのインオーダコアで，短いパイプラインで比較的遅いクロックという従来からのItaniumの思想を踏襲しているようです。なお，クロック周波数は不明です。
３．ISSCC2011でのAMDのBulldozerコアの発表
2011年2月23日のPCWatchがISSCC2011でのAMDのBulldozerコアの発表を報道しています。Bulldozerコアのアーキテクチャについては昨年8月のHotChipsで発表されており，昨年8月28日の話題で紹介しています。
今回の発表では，CPUモジュールは2MBのL2$を含んで213Mトランジスタで，32nm SOIプロセスを使い，シリコン面積は30.9mm2となっています。 電源電圧は0.8〜1.3Vとなっています。なお，CPUモジュールは普通に言うと2つの整数コアが浮動小数点演算ユニットを共用した形になっています。
回路の工夫としては，EarlyとLateの2系統のクロックを使い，電力と速度の違う3種のFFを作っている点と，1次キャッシュのSRAMセルを8トランジスタにして速度の改善と定電圧動作を可能にした点をアピールしています。
これらの工夫により，同程度の消費電力で20%程度クロックを向上し，3.5GHzを超えるクロックで動作するとのことです。
このCPUモジュールのダイ写真が載っていますが，右側のL2$の上に，Vss Gating Footer（電源スイッチ）というブロックが見えます。Llanoではコアの周囲に配置と発表されたのですが，Bulldozerではまとめて配置しているようです。Vss側のスイッチが入っているのはLlanoと同じです。面積は1.7mm2程度でかなり大きなブロックです。
2011年2月24日のThe Registerが消費電力関係のチャートを掲載しています。それによると，現世代のコアは最大動作時には33%のところにクロックが入っていたのに対して，Bulldozerでは26%程度に減っています。また，平均的な状態では23%が15%に，アイドル時には13%が3〜4%とクロックゲートが強化されています。また，最大パワーの時の消費電力の内訳のグラフがあり，それによると，リーク電力は23〜24%，Global ClockとClock Gaterで20%程度の電力を消費しています。そして，FlipFlopが17%程度となっています。一方，パワーオフ時にはリーク電力が最大パワーの2%程度になっていますが，これはVss Footerトランジスタのリーク電流でしょう。
４．ISSCC2011でのAMD Zacateの発表
2011年2月23日のEETimesがAMDの最初のAPUであるZacateの発表を報じています。Zacateは512KBのL2$を搭載するBobcatを2コアとGPUを集積しています。正式名称はE-350などとなっており，既に各社のモバイルノートに搭載されています。
Zacateのトランジスタ数は450Mで，10層配線の32nmプロセスで製造されます。
2個のBobcatコアは同一の電源で駆動されますが，それぞれのコアに電源スイッチを持っており，負荷が低い場合には一方のコアをパワーオフして他方のコアに供給される電圧を決めることができます。また，両方のコアがアイドルの場合には両方のコアをパワーオフしコア電源の電圧を下げて電力を下げると書かれており，電源をオフできるコア以外にコア電源で動いている部分があるようです。
そしてGPUとそのノースブリッジ部分はコアとは独立に電圧を設定できるVDDNB電源で駆動されて消費電リュクを最適化しており，両者の技術の組み合わせでMobleMarkでは平均1.8Wという低消費電力を実現しています。
Zacateチップに集積されたGPUはピーク性能は80GFlopsとなっていますが，これが単精度の値か倍精度の値かは不明です。
Zacateチップは全て業界標準の配置配線ツールを使ったと書かれていますが，EE Timesに掲載されたチップ写真では領域が綺麗に分かれており，完全に自動配置配線ツールで作ったGPUなどとは感じが違います。業界標準ツールでも規則的なデータパスの部分は綺麗な形で作るツールもあるので，そのようなツールを使っていると思われます。
５．ISSCC2011でのIBMのz196プロセサの発表
2011年2月23日のPCWatchがISSCC2011でのIBMのz196メインフレームプロセサの発表を報道しています。製造プロセスは45nm SOIとちょっと見劣りがします（ただし，z196使用のメインフレームはは既に出荷しているので，これから出荷のSandy BridgeやBulldozerとは同列には比較できない）が，動作クロックは5.2GHzとぶっちぎりの速度です。
そして，1.4Bトランジスタを集積し，512mm2とPoulsonほどではありませんが，巨大なチップです。消費電力は不明ですが，兄弟チップのPOWER7が250Wですから，200Wを超えても不思議はありません。
また，オンチップの24MBのL3$はeDRAMで作られているので，1ビット1トランジスタで，1ビット6トランジスタを使うIntelのプロセサと比べるとトランジスタ数は少なくなっています。それから，事務計算は計算処理は少ないが，メモリアクセスが多いという特性があり，大きなキャッシュが性能に効きます。このため，各コアに1次キャッシュとして64KB I$と128KB D$を持ち，2次キャッシュは1.5MBで，チップ状の4コアに共通の24MBの3次キャッシュを持っています。そして，6CPUチップを接続するSystem Controllerチップ（2個一組）の192MBという巨大なL4$を持っています。
このプロセサも昨年のHoｔChipsで発表されており，2010年9月4日の話題で紹介しています。
６．ISSCC2011での中国のGodson-3Bプロセサの発表
2011年2月21日のEE Timesや2011年2月25日のThe Registerが中国科学技術院のGodson-3Bプロセサの発表を報じています。また，Godson-3Bについては，2010年のHot Chipsでの発表を2010年9月11日の話題で紹介しています。
Godson-3Bは中国科学技術院の設計で，STMicro社の65nmプロセスで製造される8コアプロセサで，クロックは1.0GHzで すが，2個の256bit幅のSIMD演算ユニットを持ち，ピーク演算速度は128GFlopsとなっています。 チップ面積は299.8mm2で消費電力は40Wとなっています。その内の28.9Wが8個のコアでアンコアの部分が11.1Wです。
2011年夏には，このチップを3000個使用する300TFlopsのシステムがDawing社から発表されるとのことです。
そして2012年の終わりから2013年の始め頃には，28nmプロセスを使い，16コアで2GHzクロックにスピードアップして512GFlops/チップのGodson-3Cを 完成予定とのことです。
@838832