最近の話題 2011年4月23日
１．ドイツのHLRSがペタFlopsのCray XE6を導入
2011年4月21日のHPCwireが，ヨーロッパのスパコン整備を行うPRACEプロジェクトの一環として，1PFｌopsのCray XE6システムを今年の秋に導入すると報じています。そして，このHermitシステムは2013年には4～5PFlopsにアップグレードされる計画になっています。
また，今回の契約はCrayの次世代スパコンであるCascadeの納入までを含むものとなっているそうです。
２．TACCがIntelのメニーコアプロセサの開発に協力
2011年4月21日のHPCwireが，テキサス大のスパコンセンターのTACC（Texas Advanced Computing Center) がIntelのメニーコアのMICプロセサの開発に協力する契約を結んだと報じています。
Intelは，すでに100か所程度のMICの最初の開発用サンプルであるKnights Ferryを提供していると述べていますが，NFSのTeraGrid拠点の大型スパコンセンターとしてはTACCが初めてのようです。
既にTACCにもKnight Ferryがソフト開発用に提供され，TACCはソフトの移植を行っているとのことです。そして，TACCとIntelは，2011年の後半にはKnight Ferryのクラスタを作り，アプリケーションのスケーラビリティーの評価などを行い，11月のSCで発表する計画だそうです。
また，この契約によりTACCは22nmプロセスで作られるKnights Cornerについてもアーリーアクセスができるようになるとのことです。
３．AMDのBobcatは電源側でパワーオフ
横浜で開催されたCool Chips ⅩⅣの基調講演の一つとして，2011年4月22日にAMDのDenis Foley氏がZacate APUについて講演しました。ZacateはBobcatコアを2個と中級くらいのディスクリートグラフィックスに相当する能力のGPUをワンチップに集積しており，AMDはAccelerated Processing Unit（APU）と呼んでいます。このZacateについては，2月26日の話題でEETimesの記事を引いて紹介しています。
今回の基調講演の中では，Zacateの電源制御について詳しく述べられました。それによると，ZacateはPMOS-TRを使って電源側をオンオフする構造となっているとのことです。昨年のISSCCで発表されたLlanoはNMOS-TRを使ってグランド側を切る設計で，今年のISSCCで発表されたBulldozerコアもVSS FooterというブロックがあるのでLlanoと同じ方式と考えられます。EETimesの記事では電源の切断法について明確に書かれていなかったので，LlanoやBulldozerと同じと思っていたのですが，今回の発表で，電源側を切ることが明らかになりました。
そして，Llanoではコアを囲む辺，Bulldozerではブロックという形で電源スイッチのトランジスタが配置されているのですが，ZacateではMetal8の電源からMetal7の電源配線につなぐ交点のところに電源スイッチを分散させて配置しているということが明らかになりました。実は，これはISSCC2011の論文には書かれていたのですが，当時はISSCC 2011の論文はまだ，IEEEのディジタルライブラリには公開されておらず，分かりませんでした。
ということで，これだけだと今回の基調講演での新事実ではないのですが，今回の基調講演の中では電源スイッチは弱いのと強いのの2系統があることが明らかにされました。電源をオンにするとキャパシタを充電するラッシュカレントが流れるのですが，Zacateでは，このラッシュカレントを抑えるため，まず，弱い電源スイッチをオンにして小さい電流である程度充電してから，メインの強い方の電源スイッチをオンにします。また，強い方の電源スイッチトランジスタも全部を同時にオンにするのではなく，五月雨的にオンにしてラッシュカレントを抑えているそうです。
LlanoではNMOSを使ってグランド側をオンオフしていたのに対して，何故，ZacateではPMOSを使って電源側をオンオフすることにしたのかと質問したら，Llanoは以前のコアを使っているので周囲に電源スイッチトランジスタのリングを作って集合配置した。一方，Zacateは新設計なので，電源スイッチを分散して配置したという回答でした。そこで，NMOSの方が電流が多く流せて小さいトランジスタで済むのにZacateではPMOSを使って電源側をオンオフするのは何故 かと聞くと，その理由は知らないという返事でした。
Llanoはコアが流用なので周囲に電源スイッチのリングを配置というのは理解できますが，Llano，BulldozerとZacateでは大きく方式が異なり，要するに各プロセサの設計チームが勝手に設計しているような感じです。全社で統一したパワーゲートのメソドロジが無いとすると，Foley氏の知らないという回答も理解できます。
４．Intelのハイブリッドパワーブースト
IDFのテクニカルセッションで，Hybrid Power Boostという技術が発表されました。
Sandy BridgeではTurbo Boostが2.0となり，クロックのブースト分が1.0に大幅に増えています。しかし，これはパッケージの熱容量を利用して温度が上がるまでの短期間は大幅にブーストするというやり方で，熱くなるとクロックと消費電力を抑えます。
2011年4月21日のマイコミジャーナルに書いたように，ノートPCでは，大部分のケースでは高クロックを必要とする処理は短時間で良いので，有効な技術です。しかし，ノートPCの場合の問題は電源で，ACアダプタの容量をブースト時の電力を供給できるようにすると，アダプタのサイズや，重量が増えてしまいます。
そこで，ACアダプタはブースト無の場合のTDPに合わせた設計のままで，ブースト時に必要な余分の電力はバッテリから昇圧して供給するというのがハイブリッドパワーブーストです。技術の詳細はマイコミの記事を参照してください。
現在，i5-2410M（ベースクロック2.3GHｚ，ターボ最大2.9GHｚ）のノートPCを使っているのですが，Intelのターボメーターを見ていると時々は瞬間的に2.7GHｚまで上がることがあるのですが，最大の2.9GHｚになったのは見たことがありません。また，Spiceなどを動かしてもターボ状態に入らず，余程忙しいときしかターボにならないようです。
@857705