最近の話題 2012年2月4日

１．AMDがAnalyst Dayで戦略とロードマップを発表

　　AMDは，2012年2月2日の開催したAnlyst Dayにおいて戦略とロードマップを公表しました。Rory Read氏がCEOに就任し，多くのトップエグゼクティブが新しい顔ぶれになり，新チームになって初めての経営方針の発表となります。

　　発表者全員のスライドにCosumerization，Cloud，Convergenceと書かれており，タブレットなどのコンシューマー向けとクラウド向けの分野とそれらの一体化に集中するというのが基本戦略です。と言っても，前任CEOのDirk Meyer氏がタブレッドへの取り組みの遅れから首になったのを受けての新CEOですから，タブレット重視を打ち出すのは当然です。そして，2010年代はタブレットやスマートフォンなどとクラウドのConvergenceの時代というのですが，具体的に何をやろうとしているのかは，講演からは，あまり良くわかりませんでした。

　　実行の方針としては，やり始めたことはやり遂げ，顧客の信頼を得ることを強調しました。しかし，超最先端のプロセスの使用はリスクが高いので控える，また，技術主導の複雑なロードマップではなく，顧客主導のロードマップというあたりは，技術的にIntelとの差が広がるのではないかという懸念もあります。

　　技術的にはハイエンドのプロセサは，BulldozerコアをPiledriver，Steamroller，Excavatorと発展させていきます。一方，グラフィックスはCPUと融合させるAPUの路線を推進し，次に述べるHSA（Heterogeneous System Architecture)を前面に押し出します。

　　タブレット向けは，今年，Hondo APUを出します。USB3.0をサポートし，BobcatコアでTDP 4.5Wの低消費電力が目玉です。そして，2013年にはプロセサコアを後継のJaguarに変更し，更に電力を2.5Wに低減したTemashを登場させます。低消費電力とAMDの強力なGPUの統合が売りですが，NVIDIAのTegraやQualcom，TI，MarvellなどもARMベースでこの分野のSoCを出してくるので激戦が予想されます。

　　その上のネットブッククラスの製品は，現在のBrazosからJaguarコアを使用し，HSA機能を加えたKabiniが2013年に登場します。そして，さらに上のパフォーマンスAPUは2012年はBulldozerコアのTrinityですが，これも2013年にはKavariで置き換えられます。KavariはSteamrollerコアを使用します。これらの2013年のチップは全て28nmプロセスを使用します。

　　そして，GPUも昨年12月に発表されたSouthern Ilands（HD79ｘｘ）から，2013年にはSea Islandsが登場します。Sea Islandsは性能向上に加えてHSA機能のサポートが目玉です。2013年のAPUに内蔵されるGPUは，このこのSea Islands系のHSA拡張が入ったものが使われるのでしょう。

　　サーバ側は，10コアチップの開発と新ソケットの採用という従来のロードマップをキャンセルし，8コアのままで，ソケットも現在のG34，C32，AM3+を踏襲するという方針に変更されました。サーバメーカーは同じマザーボードを使い続けられるので望ましいのですが，2コア減った分，性能が下がる可能性があります。

　　2P/4Pのハイエンドサーバ向けは，現在のBulldozer 16コア Interlagosに続いて，Piledriverコアを採用した16コアのAbu Dhabiが登場します。そして中間の1P/2PのレンジはBulldozer 8コアのValenciaからPiledriver 8コアのSeoulが出ます。１Pのレンジは，今年1QにBulldozer 8コアのZurich，そしてこれもPiledriverコアのDelhiがでます。ハイエンドは2チップをパッケージ内で接続した作りと見られるので，チップとしては殆ど1種類で，それを多少変形することで，全部のバリエーションを作っている感じです。これらのPiledriver採用の製品は2012年終わりから2013年の早い時期に登場すると予想されています。なお，これらの製品は全て32nmプロセスです。

　　多分，Kavari APUは2013年の遅い時期なので，Piledriverではなく，その次のSteamrollerを使うことになったのでしょう。

　　プロセサコアとしては，現在のBulldozeの次のPiledriverはIPCの向上とクロックの向上が行われ，25%程度の性能向上と言われています。そして，その次がSteamrollerで，更に並列性を増して性能を上げることになっています。その後がExcavatorで，性能を更に向上となっていますが，具体的にどうなるのかは明らかではありません。

　　なお，これらのハイエンドコアは全て建設機械から名前が取られています。Bobcatも当初は，小型のブルドーザーという命名だったのですが，後継がJaguarになり，ネコ科の猛獣の名前のシリーズになりました。

２．AMDがHSAを発表

　　2012年1月30日のEE Timesが，DesignConにおけるAMDのクライアント部門のCTOのJoe Macri氏のHeterogeneous System Architectureの発表を報じています。

　　現在のGPUは，アプリがDirect3Dなどを使い，そのコマンドをユーザモードのドライバが実行してハードウェア用のコマンドを作ってバッファに入れ，さらにソフトキューがバッファからコマンドを取り出し，カーネルモードのドライバに渡す。そしてカーネルモードドライバのコマンドをDMAでGPUハードウェアのキューに転送するというように，多くのステップが入り，非効率である。

　　これをAMDのHSAでは，将来はアプリが直接ハードウェアのキューに書き込むという形に簡素化していくと述べています。今回の発表は概要だけの説明で，HSAの詳細は今年のFusion Developer Summitで公表し，仕様は業界標準としてオープンにする予定です。

　　このような効率的な制御を可能にするため，HSAの機能を4ステップで進化させていくというロードマップを示しました。

　　第1ステップは物理的にCPUとGPUを集積するステップで，両者でメモリコントローラも共通化します。製造テクノロジも共通化と書かれていますが，これは同一チップに集積するので，当然です。この第1ステップは，現在のAPUで達成されています。

　　第2ステップは最適化されたプラットフォームの実現で，C++でのGPUプログラミングのサポート，ユーザモードでのGPUのスケジューリング，CPUとGPU間での電力の融通を行う電力制御が上げられています。この内の電力制御はIntelのWestmereでは既に実現されています。

　　第3ステップはアーキテクチャ的な統合で，CPUとGPUの共通メモリ空間化，CPUのページング機構を通してのメモリの利用を可能にすること，CPUとGPUのメモリのコヒーレンシの維持が上げられています。

　　そして，最後の第4ステップはシステム的な統合で，GPUの処理のコンテキストスイッチ（割り込みなどで処理を切り替える），グラフィックス処理への割り込み，QoS，そしてこられの機能のディスクリートGPUへの展開となっています。QoSについては，何を指しているのか，この記事には書かれていません。

　　全体的にはCPUで動くアプリとGPUで動くアプリが容易に連携できるようになり，GPUでの処理もCPUでの処理と同様な粒度で割り込みなどで切り替えができるという環境の実現を目指しています。そして，アプリはHSAの中間言語にコンパイルされ，実行時にJITでハードウェアの命令に変換されるというやり方で，携帯からスパコンまで同じプログラムが動くようにするという構想を述べました。

　　時間軸は，第1ステップが2011年，第2ステップが2012年，第3ステップが2013年，第4ステップは2014年となっています。　

３．ARMが5種の次世代コアの開発ロードマップを発表

　　2012年1月31日のEETimesが，2011年4Qの業績発表と合わせて発表された，2012年に開発中のARMの次世代コアのロードマップを報じています。

　　2種のグラフィックスコアはSkrymirとTyrという名前で，2種のCPUコアはAtlasとTitanという名前です。Skrymirは北欧神話に出てくる巨人です。Tyrは同じく北欧神話の軍神で，Tuesday（火曜日） はTyrの日という意味だそうです。Atlasはギリシャ神話の巨人でApolloはローマ神話の太陽神（ギリシャ神話のアポローン）です。

　　巨人と神という組み合わせでSkrymirとTyrは，2011年10月22日の話題で紹介したbig.LITTLEペアになるのではないかと推測されています。ARMのCEOのEast氏は，この推測には直接には答えませんでしたが，GPUにもbig.LITTLEを適用する計画であると述べています。

　　AtlasとApolloは，64bitのARM v8-AアーキテクチャAの次世代プロセサコアです。そして，この2種のコアでbig.LITTLE技術で低負荷時の省電力と 高負荷時の高性能を実現すると見られています。これらの次世代プロセサは2014年には量産を予定しており，時期から見て使用テクノロジは20nmになるという見込みです。

　　そして，もう1種はFlycatcherという別系列のコードネームのチップで，Cortex-Mシリーズの組み込み用の小型の超低電力コアと見られています。

　　ということで，今回，発表されたのは開発コードネームだけで，詳細の発表は2012年の遅い時期になるとのことです。

４．TSMCは2013年から3-D ICの製造を開始予定

　　2012年2月2日のEE Timesが，TSMCヨーロッパのMaria Merced社長の談話として，2013年の早い時期からTSMCは3-D実装のLSIの製造を開始する予定と報じています。

　　内部でCOWOSと呼ばれるこの3D実装技術に関して，今後1年で物理設計のキットやCADなどを揃え，2013年の早い時期から使用可能にするとのことです。

　　シリコンインタポーザの上に複数個のチップを載せる製品は，既に，Xilinxの大型のFPGAで使用されていますが，今回，発表の技術は，セルフォーン用のプロセサチップの上にWideIOのDRAMや大容量のFlashチップを載せてTSVで接続する本格的な3D実装です。

　　DRAMやFlashはプロセサとは異なる半導体テクノロジが必要なので，１つのチップに載せることは出来ないのですが，3D実装なら，これらの異なるテクノロジのチップをTSVを使って至近距離で繋ぐことができます。このため，メモリとのバンド幅を増やし，消費電力を減らすなどというメリットが生まれます。

　　ただし，このような3Dチップを作る場合，色々と問題があります。ZilinxのFPGAのパッケージングと最終試験は他社がやっているのですが，今回の本格的3D実装のチップの組み立てや最終試験はTSMCでやることになるそうです。となると，WideIOのDRAMは他社から買ってくるのか，その受け入れ試験などはどうするのか，DRAMやFlashを付けた3Dチップ全体の試験をTSMCがやるのかなどは明らかにされていません。また，3D接続したLSIに不良が出た場合の調査や責任なども面倒な問題になると思われます。

５．Intelがサーバ向けAtomのサンプル出荷を開始

　　2012年1月31日のEE Timesが，昨年4月の北京のIDFでのSkaugen氏のキーノートで言及された64ビットアーキで仮想化などをサポートしたサーバ向けのAtomプロセサのサンプル出荷について報じています。

　　メモリのECCをサポートしてサーバ向けの信頼度を実現し，PCIeインタフェースを内蔵して，消費電力は10W以下とのことです。

６．Tileraが16コアと36コアのTile-Gxプロセサを発売

　　2012年1月30日のEE TimesがTilera社が16コアと36コアのTile-Gxプロセサの発売を報じています。

　　Tile-Gxは2009年10月に発表され，2009年10月31日の話題で紹介しています。その時にはTile-Gx36は2010年の4Qに製品と言っていたのですが，それから1年半遅れです。

　　TileraのプロセサはLinuxなどを動かすこともでき，台湾のQuantaがTilePro64を使ったサーバを出していますが，元々のターゲットは通信用のプロセサで，Tile-Gx16チップで，40gbのEthernetのL2/l3のパケット処理ができる能力を持っているとのｋとです。また，Tile-Gx36を使用したサーバはXeonベースのサーバより高性能を1/5の電力と1/8のスペースで実現できると書かれていますが，どのような使用状態での比較かは書かれていません。