最近の話題 2012年3月10日
.１．IntelがXeon E5プロセサを発表
2012年3月6日のThe RegisterなどがIntelのXeon E5の発表を報じています。昨年の4月9日の話題で紹介したように，1年近く前に最大8ソケット構成が可能な上位のE7とシングルソケット用のE3を発表しており，ラインナップ的には，その中間を埋める2ソケット用のプロセサの発表ということになります。
しかし，昨年4月のE3はSandy Bridgeベースですが，E7は，1世代古いWestmereベースでした。Jaketownというコードネームで開発されてきたE5はSandy Bridgeベースとなり，Westmereベースの製品と比べると色々な点で改良されています。また，サーバの販売は2ソケットのモデルが一番多いので，この領域を狙った新チップが出るのは大きな意味があります。
製造プロセスは32nmで，最大8コア，20MB（コアあたり2.5MB）の3次キャッシュを搭載し，総トランジスタ数は2.263B，チップサイズは416mm2となっています。今回，17品種が発表されていますが，8コア/16スレッドの品種では，クロックが2.9GHzでTDPが135WのE5-2690，クロック3.1GHz，TDP 150WのE4-2687Wから，クロック1.8GHz，TDP70WのE5-2650Lまでバラエティーがあります。これらに加えて，2コアから6コアのモデルがあります。なお，これらのクロックは通常のMax値で，チップ温度に余裕のある1コア動作の場合はターボにより0.7〜0.9GHｚ程度の引きあげが可能です。
1000個ロットの場合の単価は，E5-2690が$2057で，低電力のE5-2650Lは$1107となっています。6コア低電力のE5-2630Lはキャッシュは15MBですが，クロック2.0GHz,TDP 60Wで$662ですから，コア数×クロックあたりのお値段ではお買い得ですが，時間が経つと，8コア品の値段が下がって，差が小さくなり，販売打ち切りというのが一般的な経過で，採用には二の足を踏むむきが多いようです。
Xeon E5はSandy Bridgeベースとなったので，256ビット幅SIMDのAVXや，AES暗号処理を高速化するAES-NIをサポートしています。また，Westmereと比べると，uOPのキャッシュや，分岐予測の改良，Out-of-Order制御の電力削減などが入っています。
The Registerの記事にチップ写真などが載っていますが，中央に8個のコアとL3$ペアが配置され，上にQPIとI/O系，下にメモリインタフェースが配置され，2重のリングバスで結合されています。リングは32B幅となっています。そして，QPIの本数は2本で，伝送速度は，モデルにより，6.4GT/から8GT/sまでバラエティーがあります。I/OはPCI ExpressとDMI2.0という専用のバスを経由でPCHを接続するので，この2本のQPIは2つのXeon E5プロセサ間の接続に使われます。
このチップではPCI Express 3.0がサポートされ，合計40レーンがCPUチップから直接出ており，例えば，x8のチャネルを5本というように，分割して使用することができます。
メモリコントローラは4CHで，0.8，1.07，1.33，1.6GHzのDDR3，DDR3L，RDIMM，UDIMM，LRDIMMをサポートし，各チャネル，最大3枚（3枚の場合は1.07GHｚまで）のDIMMを接続することができます。前世代のXeon 5600ではメモリは3CHだったのですが，これが4CHとなり，メモリバンド幅は33%増加します。これに加えて，コントローラのスケジューラなどを改良したことにより実効メモリバンド幅が増え，Xeon 5600の2ソケットサーバでは1.33GHzのDRAMを使った場合,40GB/s程度であったものが，E5では1.07GHzのDRAMでも60GB/s，1.6GHzのDRAMを使えば90GB/sに達するとのことです。
高速のI/OはE5チップからのPCI Express 3.0の先に接続し，その他のI/OはDMI-2経由でPatsburgという開発コード名で，正式にはC600シリーズと呼ばれるPlatform Control Hubチップを経由して接続します。PCHは１４CHのUSB 2.0,8ポートのSASなどをサポートしています。
PCI Express 3.0サポートにより，ネットワーク接続などのバンド幅が倍増し，このようにメモリのバンド幅も倍増しており，かなり強力なチップになっています。
このXeon E5は，3月5日に正式発表されたのですが，実は，一部のOEMには以前から出荷されており，2月18日の話題で紹介した筑波大の800TFlopsのHA-PACSでもXeon E5が使われており，Appro社は，この筑波大を含めて4〜5システムのスパコンを既に出荷しています。
２．IntelはSeaMicroの買収を断っていた
先週の話題で，AMDがマイクロサーバのメーカであるSeaMicro社を$334Mで買収という話題を紹介しましたが，2012年3月6日のEETimesが，Intelは断ったと報じています。
前述のXeon E5の発表時のプレスコンファレンスで，IntelのDatacenter & Connected Systems GroupのGMであるDiane Bryant VPが，IntelもSeaMicroからアプローチを受け，同社のファブリック（CPU間を結合する通信網）のテクノロジを調査したが，評価は高くなく，断ったと述べたそうです。
ありそうな話ですが，こういう話を喋ってしまうのはどうかという気もします。
３．TSMCの28nmラインは止まっているのか
2012年3月7日のSemiAccurateが，約3週間前にTSMCが全ての28nmの製造ラインを突然停止したと報じています。SemiAccurateは，各方面の取材から間違いないと述べていますが，それ以外には報道が無く，裏付けは取れません。
TSMCの28nmプロセスはXilinxの7シリーズのFPGAやAMDのGPUなどで量産に入っており，NVIDIAの次世代GPUのKeplerも近々発表の予定で，相当量のキャパシティーがある筈です。これが全部止まるということになると設備の減価償却だけでも1日当たり1ケタの億円では済まないのではないかと思います。これを何週間も止めると数100億円の売り上げロスで，簡単にできる決断ではありません。
SemiAccurateは，この停止は突然のことで，内容不明なプロセスの変更を行うためと書いています。そして，停止は一時的で，ある情報源は3月末には生産が再開されると述べたと書かれています。
停止の原因は不明で，これは筆者の全くの推測ですが，歩留りの急低下が起こり，その原因の究明のためにラインを停止して復旧を行っているというのが，最もありそうな原因です。装置の不良や原材料のガスや水の汚染などで歩留りが急低下することはあるのですが， 複数の工場で起こっているとすると違うのかも知れません。
一方，考えられる最悪の事態は，完成品のチップに信頼度問題が見つかり，例えば，1年くらいで壊れるというような問題が見つかったというケースで，この場合は短期間で解決策は見つかりません。改善候補を適用したチップを作って，信頼度試験をして問題が解決されたかどうかを確認するというステップが必要で，何か月もかかります。それに，既に出荷したチップもリコールとなれば傷は重傷です。
４．IBMのWatsonがCitigroupで働く
IBMのWatsonがJeopardy!で人間のグランドチャンピオンを破ったことは昨年2月19日の話題で紹介していますが，2012年3月8日のHPCWireが，IBMとCitigroupがWatsonの銀行業務への適用に関して協力すると報じています。
用途としては顧客とのやり取りを改善し，銀行の利用をよりスムーズにするためとのことで，色々な事例を集めて分析し，どのような対応が良いかを検討するというものだそうで，IBMが以前から提案している，投資情報を分析して顧客の投資をアドバイスするというような用途では無いようです。
Watsonは既に，健康保険のWellpoint社で医師に患者の診断と治療法のアドバイスを行うという仕事や，医薬品に関する特許や論文から薬品の発見に関する情報を探し出し，パテントトロルと戦うという仕事にもついているとのことです。