最近の話題 2012年9月1日
１．Hot Chips 24から
8月27日から29日にかけて，シリコンバレーのFlint CenterでHot Chips 24が開催されました。例年，StanfordのMemorial Auditoriumでやるのですが，今年は改装中で使えず，場所が変わりました。Flint Centerは1階席だけでも2000席に近く，更に2階席，3階席もある大きな劇場で，1階だけしか使わなかったのですが，出席者が500人あまりのHot Chipsでは空席が目立ちました。もっとも，荷物を置くには隣が空いている方が便利です。
1.1 AMDがJaguarコアを発表
2012年8月28日のEE Timesが，AMDのJaguarコアの発表を報じています。AMDの現在のモバイル系のコアはBobcatですが，これの後継がJaguarです。
なお，Bobcatは山猫という意味と，小型のブルドーザーという意味があり，当初はハイエンドのBulldozerコアの弟分という名付け方だったのですが，今回のJaguarの登場で，モバイルコアは野生ネコシリーズに代わりました。
Jaguarの大きな特徴は，4つのコアと2MBのL2$をまとめたものを１つのユニットとしている点です。このように纏めることで面積を有効に利用できるとしています。 しかし，Jaguarベースの製品は4コアしか出ないのでしょうかね。
そしてJaguarコアはIntelの新命令であるSSE4.1，4.2，AESなどのサポートが追加され，FPUのデータバスも128bitとしてAVXのサポートも追加しています。また，性能的にはBobcatに比べてクロック周波数を10%引き上げ，IPCを15%改善しているとのことです。
製品としては，2013年にネットブック用のCabiniとSub 5Wのタブレット向けのTemashに搭載されて登場と書かれています。
1.2 IntelがXeon Phiについて発表
Knights Cornerの発表は，まだ，製品として発表されていないことから，チップサイズ，クロック，消費電力など物理的な情報は全く発表に含まれず，期待外れの発表でした。それはともかく，2012年8月28日のEE TimesがIntelのKnights Cornerの発表を報じています。
正確なコア数は不明で50コア以上と書かれており，各コアは512bit幅のベクトルユニットと512KBのL2$を持っています。そして，50個以上のコアとGDDRメモリコントローラ，PCI ExpressなどのI/Oインタフェースがリングバスで繋がっています。データリングは512bit幅で，それにアドレス用とコヒーレンス用のリングが付いています。この3リングの組が山手線のように内回りと外回りの2組存在します。
そして，このKnights CornerはLinux OSを走らせられる（メモリ管理などがOSをサポートできるレベル）ということが発表されました。
消費電力など物理的な話は発表されなかったのですが，6月のTop500でIntelの実験機が150位 となり，1381MFlops/Wとエネルギー効率ではトップになったことが強調されました。
テキサス大のStampedeスパコンやCrayはCascadeでXeon Phiを使うといっていますが，2重リングだけで50個以上ものコアを繋いで大丈夫なんでしょうかね。
このTop500 150位のシステムの分析がマイナビにありますので，ご参照ください。
それから，示された製品の写真はGPUボードという感じのもので，発表スライドにもVisual and Parallel Computing Groupと書いてあるのですが，ROPやTextureなどのグラフィックス機能につていは全く言及されませんでした。対抗馬であるNVIDIAのK10，K20がかなり詳しく発表されているのに，なぜ，Intelは，奥歯にものが挟まったような発表しかしないのでしょうかね。
1.3 富士通とSunがSPARCチップを発表
2012年8月29日のEE Timesが富士通とSunのSPARCチップの発表を報じています。
富士通の発表はSPARC64 Ⅹと呼ぶチップで，10世代目のSPARC64プロセサです。富士通は京スパコンのSPARC64 Ⅷfx，その商用版のFX10スパコンのSPARC64 Ⅸfxというプロセサを作りましたが，これらはHPC用でfxが最後についています。一方，今回のチップはfxが付かず，SPARC64 Ⅶの後継にあたるビジネス向けのプロセサという位置づけです。
fx付のチップは，1チップ1ノードでマルチチップ構成は出来ず，6次元メッシュトーラスのインタコネクトチップICCが繋がりますが，今回のSPARC Ⅹは4チップまでグルーレスで直結できます。そして，28nmプロセスにシュリンクすることで，コア数はSPARC64 Ⅸfxの8コアから倍増して16コアと24MBのL2$を搭載しています。クロックは3GHzとのことです。チップサイズは23.5×25mmで，消費電力は公表されませんでしたが，「非常に熱い」とのことです。
製品としてはビジネス用ですが，コアはHPC向けのHPC-ACEと呼ぶ，レジスタ拡張やSIMD拡張を入れています。また，富士通のSPARC64 Ⅹは，IEEE754の10進浮動小数点演算に加えてOracleのデータベースで使っているNUMBERと呼ぶ可変長の10進浮動小数点演算をサポートしていることが発表されました。
IOはx8のPCI Express Gen3を2ポート備えています。
SunはSPARC T5と呼ぶプロセサを発表しました。T5は，前世代のT4を28nmプロセスにシュリンクし，16コアとコア数を倍増しています。また，クロックも3.6GHzに引き上げています。
各コアは16KB+16KBのL1$と128KBのL2$を持ち，全コアで8MBのL3$をシェアしています。
そして，T5チップは7本のリンクを持ち，最大8チップまでグル―レスで結合して，最大128コアのSMPシステムが作れるようになっています。リンクの速度は15Gbpsとなっています。結合するチップ数が少ない場合は，複数本のリンクを並列に使ってバンド幅を増やすこともできます。
I/OはSPAEC64 Ⅹと同じく，x8のPCI Express Gen3が2本出ています。
コアがサポートするスレッド数はT5は8，SPARC64 Ⅹは2，クロックはT5が3.6GHz，SPARCは3.0GHzとOracle優位ですが，最終キャッシュはOracleが8MB，富士通が24MBと富士通優位で，IPCやRASも多分，富士通優位という感じですが，全体にどちらも16コアで，O-o-Oで，非常に似通ったプロセサになりつつあるという感じがします。同じようなものになってしまったら，Oracleが富士通のSPARC64サーバをOEMする必要があるのでしょうかね。
NUMBERの処理性能も2.86GHzクロックのSPARC64 Ⅶ+の約4倍というデータが発表されましたが，これが重要なら，何故，T5には入ってないのかなど謎です。
1.4 AMCCの64bit ARM X-Geneの発表
2012年8月29日のEE TimesがX-Geneと呼ぶAMCC社のサーバ向けARMチップの発表を報じています。
X-Geneは40nmプロセスで，64bitのARMv8アーキのコアを8個集積するサーバ用のプロセサです。各コアは4命令並列のO-o-O制御で，L1キャッシュはコアごと，L2キャッシュは2コアで共通という構造になっています。そして，この2コアのモジュールをインタコネクトを通して，メモリコントローラやIOコントローラに接続しています。
EE Timesでは，この40nmのチップは8コアでクロックは2.5GHz，次に28nmにシュリンクして16コア，3GHzと書かれています。また，このチップはチップ間の接続リンクを内蔵しており，当初は128コア，最終的には512コアまで接続できるようになると書かれていますが，発表資料には，これらの情報は含まれていません。
面白かったのは，司会者が，5年後（だったと思う）にARMはサーバ市場でどの程度のシェアを占めると思うかと会場に聞き，25%と思う人は手を挙げて，10%，1%，0%と聞いていったのですが，手を挙げた人数が一番多かったのは10%で ，1%という人もかなりいました。
２．続編 SC12へのDoEの参加は？
2012年8月30日のHPC WireがGSAスキャンダルのSC12への影響に関する記事を載せています。
それによると，GSAスキャンダルの結果，OMB（Office of Management and Budget)から，各省庁に2013年度の旅費を30%減らせというお達しが出ており，それに従って，DoEでは一つのカンファレンスへの参加費用が$100K以上の場合は，副長官の決裁，$500K以上は原則禁止で，どうしてもという場合は，長官の許可が必要というお達しが出ているそうです。しかし，大統領選挙の年に，このような支出をOKするのは議会や世間の注目をひくリスクがあり，事実上，$500K越えは無理と見られています。
DoE傘下の国立研究所は1ダース以上あり，例年SCには，それぞれ大きなブースを出し，大勢の人間を送り込んでいました。しかし，大規模ブースの出展には$100K～400Kの費用がかかり，このお達しで ，全研究所の合計で$500Kに抑えられると，当然，大幅カットが必要になります。
HPC WireがSC12のCommunication co-chairのIan MacConnell氏に取材したところ，最大規模のブースを出してきたOak Ridge (ORNL),，Berkeley (LBNL), Argonne (ANL)，Pacific Northwest (PNNL)の各研究所からは，まだ，方針変更の連絡はないが，Brookhaven,，Los Alamos，NNSA，Sandiaの各国立研究所はブース出展の取りやめを連絡してきたとのことです。
NSF傘下のPittsburgh,，TACC，NCSAの各スパコンセンターもOMB通達の影響を受けるのですが，これらのセンターはNSFだけでなく，設置している大学との連携もあるので，DoEの研究所より影響は少ないと見られています。