最近の話題 2013年10月5日

１．TSMCがロードマップの進捗を発表

　　2013年10月2日のEE TimesがTSMCのOpen Innovation Platform® (OIP) Ecosystem Forumでのロードマップの発表を報じています。

　　それによると，16nm FinFETは2013年末で，その次は2015年末に10nmとなっています。20nmは既にSunのM7やXilinｘのPLDなどの25品種以上のテープアウトを受け取っているとのことです。

　　20nmSoCプロセスは，現行の28nmプロセスと比較して，密度は1.9倍，同一電力で15%の速度改善，または，同一速度なら30%の電力低減とのことです。

　　しかし，20nmでは二重露光が使われるので，コストアップになると見られており，Qualcommなどはすべてのチップを20nm移すのではなく，様子を見る姿勢のようです。

　　16nmはメタルシステムは20nmのものを流用するので，トランジスタ密度は殆ど上がらず，28nmに比べて約2倍の密度となっています。しかし，FinFET化で20nmSoCと比較して20%の速度改善，あるいは35%の電力低減が得られるとのことです。

　　20nmも16nmも100MbitあまりのSRAMの歩留まりが75%以上という数字がありますが，SRAMは冗長で救えるので，これではロジックの歩留まりは良く分かりません。

　　20nmのIPは，LPDDR系，HDMI系とXAUIが2014年Q3になっている以外は，揃って来ています。一方，16nmのデザインフローは発表されたのですが，まだ，不足しているツールもあり，IPライブラリは基本的なセルやマクロはできているものの，メモリインタフェースやPCIe 1〜4やUSB2.0/3.0などのインタフェース系マクロは全て開発中という状況で，基本的な設計検討はできるものの，製品設計に使うのは，まだまだ，という感じです。

　　3D実装では，2013年Q2にMobileのWide IO DRAMをTTS（Through Transistor Stacking）実装，2014年Q4に16nmSoCと組み合わせてHBMをCoWoS（Chip on Wafer on Substarate)で2.5D実装，WideIO 2のDRAMとGPUのTTS実装がその先に書かれていますが，時期は明示されていません。

　　2012年度のCapexが$8.3Bで，2013年度は$9.5〜10Bと1兆円の大台に迫るのは，必要とは言いながら，なかなか大変な商売です。また，82歳のMorris Chang会長は参加せず，ビデオメッセージだったそうです。ということで，後継者が取りざたされています。

２．IntelがQuarkベースのArduino仕様のGalileoボードを発表

　　2013年10月3日のEE Timesが，IntelのQuarkベースのGalileoと呼ぶ開発用ボードの発表を報じています。

　　先日のIDF13で発表されたInternet of Things向けの低電力チップとして発表されたQuarkを使う開発ボードで，DIYのArduino仕様のボードとなっています。

　　プロセサは最高400MHzクロックで，シングルコアで，IA32のPentium命令セット，Out-of-Order実行，512kbの組み込みSRAM，DDR3　1チャネルという仕様のQuark X1000で，アイルランドで開発されたと書かれています。2013年10月3日のSemiaccurateは，コアはP54C Pentiumベースだけど，色々な周辺機能が組み込まれていると書いています。この記事にはボードの回路図があり，X1000とDRAM以外のLSIはEthernetのPHYだけのように見えます。

　　ボードとしては10/100 Ethernet，PCIe x1，USB2，SD/SDIO/eMMC，UARTなどが出ています。お値段は$60以下だそうです。