最近の話題 2014年6月7日
1.Caviumが48コアARMサーバチップを発表
2014年6月3日のEE Timesが,ComputexでのCaviumの48コアARMサーバチップの発表を報じています。ThunderXと呼ぶこのチップはカスタム設計の64bitアーキのARMv8コアを48コア搭載し,コアのクロックは2.5GHzとなっています。消費電力は20-95Wとのことです。製造プロセスは28nmですが,チップサイズは発表されていません。2.AMDが第2世代のGシリーズ組み込みAPUを発表
2014年6月4日のEE Timesが,AMDのSteppe EagleとCrowned Eagleの発表を報じています。Steppe Eagleは28nmプロセスで製造され,2〜4コアの改良型のJaguarコアとRadeon HD 9000ベースの新GPUを搭載しています。Crowned Eagleの方はGPU無しでデータ処理中心の用途向けです。どちらもAMDのPlatform Security Processorを搭載し,ARMのTrust Zoneアーキテクチャをサポートしています。
品種により,クロックは1.0〜2.4GHzで,Steppe EagleのTDPは6W〜25W,Crowned EagleはTDPは6W〜17.5Wとなっています。
2〜4個のSteamrollerコアを搭載するRシリーズのBald Eagleの下位という位置づけです。
3.AMDがモバイル用Kaveriを発表
2014年6月4日のThe RegisterがAMDのKaveriのモバイル版の発表を報じています。今年1月に発表されたデスクトップ版のKaveriと基本的に同じで,最上位の品種は4個のSteamrollerコアとGCNアーキテクチャの8個のGPUコアを搭載し,CPUとGPUは共通のメモリをアクセスするHSAをサポートしています。
28nmバルクプロセスを使い,チップサイズが245mm2で2.41Bトランジスタとなっています。
デスクトップ用の最上位のA10-7850KはCPUクロックが3.7/4GHzで,GPUクロックが720MHzで,TDPが95Wですが,今回のモバイル用の最上位のFX-7600PはCPUクロックが2.7/3.6GHzで,GPUは最大686MHzクロックでTDPは35Wとなっています。
GPUは基本的にHawaiiのGCNアーキテクチャなのですが,コヒーレンシとコンテクストスイッチの機能が加わっているとのことです。コヒーレンシはデスクトップ用にもあった筈で,コンテクストスイッチもあったのかも知れませんが,これは初耳です。
これまでのGPUは,割り込みを掛けて,実行中のコンテキストを退避して,別コンテキストを復元して処理を始めるという切替ができなかったのですが,今回,これが可能になっています。ただし,3Dグラフィックスの処理をやっているときは,退避するデータ量が膨大なので切り替えはできず,GPUコンピュートの時だけ切り替え可能という仕様です。
能力いっぱいの3Dレンダリングの最中に別の処理が割り込んでも困るので,これで良いという割り切りもありますが,ある程度の数のそれほどグラフィックスヘビーでない仮想デスクトップをサポートする場合には,グラフィックス処理の途中でもタスクスイッチができる方が良いのではないかと思います。もちろん,これはサーバ用チップの話で,モバイルのKaveriでは不要でしょう。
4.Googleの省電力PEGASUS2014年6月5日のThe Registerが,来週のISCA14で発表されるGoogleとStanford大の共著の論文について報じています。PEGASUSと呼ばれるこの実験システムは,サーバ群のアプリ実行性能をモニタする機構からデータを得て,Intel CPUのRAPL(Running Average Power Limit)機構を使ってCPUの消費電力値をコントロールすることによって,低負荷時の消費電力を減らそうというものです。
データセンターのサーバは多くの時間は10〜50%程度の負荷で動いています。一般にCPUの性能/電力は負荷レベルが下がると低下してしまいます。これをRAPLを使って,CPUの性能を必要な応答速度(iso-latency)を得られるギリギリの性能になるように消費電力の上限を抑えようというアイデアです。
現在は,負荷が軽くなると,コア単位で電源をオフにするパワーゲートを使っているのですが,負荷の低い状態でも,1ms程度のアイドルタイムしか得られないので,電源のオンオフのロスが大きいのですが,RAPLで0.125W刻みで電力をコントロールすることで低負荷の状態で30%程度の電力が削減できるとのことです。そして,検索処理について言うと24時間の負荷変動を反映した平均で11%の電力が削減できたとのことです。
ただし,大規模クラスタに適用した場合の低負荷時の電力削減は10〜20%で,これはチップの特性のばらつきが原因で,アプリ性能のモニタとPEGASUSコントローラのループをノードごとに設けることにより解決できるとしています。
巨大データセンターの電気代は相当なもので,Googleは電力削減について熱心に研究しています。
5.Intelが14nmプロセスのファウンドリ提供を準備
2014年6月3日のSemiAccurateが,IntelがSynopsys,Mentor Graphics,CadenceとIntelの14nmプロセスを使う設計ツールに関するパートナーシップを結んだという発表を報じています。
これらの3社の大手CAD会社のツールやIPモジュールが使えるようになれば,Intelの14nm Tri-gate(FinFET)プロセスを使ったチップの設計がスムーズにできるようになります。
用意されるIPから判断すると,モバイルチップ向けとのことで,先に発表されたRockchipとの協業のような分野を狙っていると考えられると書かれています。今後のボリュームが期待できる分野ですが,Intelの自社の製品と競合する可能性もあります。Intelは独自の先端プロセスで製品を差別化して優位をと持つという作戦ではなく,チップでも,プロセスでも,とにかく,売れるものは売ろうという方向に変わってきているのでしょうか?