最近の話題 2015年8月15日
１．Greeen500ではPEZY/ExaScalerが1〜3位を独占
本当は先週書かなければいけなかったのですが，マイナビの記事などを書いていたら，最近の話題にも，もう，書いたつもりになって落としてしまいました。あちこちに記事が載っているので，ご存じの方が多いとは思いますが，今回のGreen500では，小企業のPEZYとExaScalerという会社が作り，理研（和光）に設置したShoubu（菖蒲）とKEK（筑波）に設置したSuiren Blue（青睡蓮），そして同じくKEKに昨年１０月に設置したSuiren（睡蓮）がGreen500の1位から3位を独占しました。これは快挙です。
なお，4位は，前回1位のドイツのGSI HermhortzセンターのL-CSCです。
Suirenは昨年10月からハードは変わっていないのですが，HPLソフトの改良で，前回の4945.6 MFlops/Wを6217.0MFlops/Wと約26%性能を上げています。ShoubuとSuiren Blueは，ExaScaler-1.4と呼ぶ新システムで，マザーボードから作り直して，一つの液浸槽に64ノードを収容と，ES-1.0の4倍の実装密度を実現しています。また，ES-1.0ではCPUがXeon E5-2660v2であったのをXeon E5-2681Lv3に変え，PCIスイッチを使っていたのを排除するなどの改善に加えて，行列をデバイスメモリとホストメモリに分割して格納し，大きい行列を扱うことを可能にして，かつ，終わりの方ではデバイスメモリだけを使い，ホストメモリとの転送を最小にするというソフトウェアの改良で，Shoubuでは7031.6MFlops/Wを達成して1位となりました。なお，これはGreen500の歴史で，初めての7000超えです。
なお，2015年8月5日のマイナビに，私の記事が載っていますので，ご参照ください。国内メディアでは唯一の現地取材の記事で，ISC15でのPEZYのブースでの展示風景やメンバーの写真も載っています。
これに関連して，8月25日に理研（和光）で，Shoubu(菖蒲）ワークショップと見学会（http://accc.riken.jp/item/8943.htm#ContentPane）が開催されます。参加は無料ですが，8月18日までに申し込みが必要です。興味のある方はどうぞ。
２．Samsungが256GbitのV-NANDの量産を発表
2015年8月11日のEE Timesが，SamsungがFlash Summitで256Gbitの3D NAND Flashの量産を発表したと報じています。48層のTLCで256Gbitという構成は8月8日の話題で紹介した東芝-Sandiskの256Gbitチップと同じですが，Samsungは今月中にSSDに入れて販売するとのことで，9月からサンプル出荷という東芝-Sandiskより先行しています。
このチップは，現在の32層の製品と比較すると2倍の性能で，電力効率は50%高いとのことです。
また，Flash SummitではSK Hynixも3D NANDのウエファ処理を3Qに開始すると述べており，主要Flashメーカーは全て3D NANDの量産に動いています。しかし，アナリストによれば，まだ，3D NANDの歩留まりは低く，Samsungは赤字で出荷しており，量産の本格的な立ち上がりは2017年になるのことです。
しかし，このチップを使えば15TBのSSDが作れるとのことで，SSDの容量が，HDDを上回る日は遠くない気がします。
なお，32層のチップのウエファはプレナーのウエファよりコストが70%高いが，48層のウエファは32層より5-10%高いだけで，ビット単価は下がるとのことです。3D NANDのチップの歩留まりは50%から始まり，1年程度掛かってプレナーのチップの歩留まりに近づいて行くとのことです。
３．新たなDRAMのエラーメカニズムRow Hammer
ISC15のメモリのセッションで，カーネギーメロン大のOnur Mutlu准教授が発表を行ったのですが，その中でRow Hammerというエラーメカニズムと対策を説明しました。この記事が2015年8月14日のマイナビに載っています。
このメカニズムは2014年のISCAの論文で発表されていますが，微細化に伴い，DRAMアレイのワード線の間の寄生容量が大きくなっているので，一つのワード線を繰り返しスイッチしていると，隣接するワード線にノイズが載り，そのワードのDRAMセルのデータが化けてしまうというものです。3社のDRAMで実験して，どこの会社のDRAMでも起こるとのことです。
普通，プロセサにはキャッシュがあるので，同じワードを繰り返しアクセスすることは少ないので，顕在化していないのかと思われます。また，エラーは隣接行に起こるので，x8とかのDRAMチップで，各出力を異なるサブアレイから取り出していれば，シングルビットエラーで収まるので，ECCで訂正されてしまい，目立たないのかも知れません。
しかし，後者は，HBMのように多数のビットを並列に読み出すようになると，マルチビットエラーになるリスクが高まります。DRAMもNAND Flashと同様に，インテリジェントなコントローラが必要になりそうです。
４．東工大の出張用務等確認書
東工大の松岡先生のブログで，東工大の出張用務等確認書が議論になっています。これは学会等に出張した場合に本当に出席をしたことを学会の主催者，あるいは東工大以外の参加者2名以上がサインした書類を提出することにするという規則で，これを本格施行するかどうかを決めるための試行期間中とのことです。
確かに，カラ出張や出張はしたけど学会に出ないで遊んでいたというような不正の検出には役立つとは思いますが，その手間に見合うコストパフォーマンスが得られるかは極めて疑問です。
先月のフランクフルトでのISC15で松岡先生には何度もお目に掛かりましたが，それ以外の時間，松岡先生が何をなさっていたかは，私は知りません。松岡先生が出張目的をサボっておられたと疑う理由は全くありませんが，私が知らない時間にもサボってなかったという書類にサインするのは気が進みません。もし，私の知らない時間に出張目的以外のことをなさって居られて，虚偽申告だと言われても責任は取れません。もし，責任を取れと言われたら，自分には何のメリットも無く，リスクだけなので，何方もサインされないと思います。
また，東工大だけならともかく，数千人が参加する学会で，全員からこのような書類へのサインを求められたら，主催者が対応できるかどうかも疑問です。少なくとも，他の参加者や主催者は，東工大からの出席者に対して，そのような書類にサインする義務があるとは感じていないと思います。
要するに，このような手続きは，研究者や学会の主催者の手間は無料という事務方の方の発想のように思います。既にやっておられるかと思いますが，事務方の方と全部のコストを考えて，どうするのが良いか話し合って戴くしか手は無いかと思います。事務方も，研究者の時間はタダで，自分たちの効率の最大化が目的と（あからさまに）は仰らないと思います。
また，医者は診断書などに料金を取っていますから。学会で決めて，このような書類には，数1000円の料金を取るというのもありではないでしょうか。
IntelがSkylakeを発表