最近の話題 2018年4月21日

１．RAMBUSがセキュリティの基礎にRISC-Vの採用を発表

　　2018年4月16日のEE Timesが，セキュリティの基礎となるRoot of Trust機能を実現するのにRISC-Vを使うと発表したと報じています。Root of Trustは暗号技術で実現されており，データを暗号化して保護したり，権限の無いプログラムがOSを改変することができなくしたりといというような機能を提供します。この権限の有無を判定するのが暗号で，秘密鍵を盗まれないように秘密鍵をメモリ上に読み出さないようになっていることが必須です。

　　このRoot of TrustはARMのTrust zoneのように，多くのプロセサが実装していますが，プロセサと同じチップ上に，機能を作りこんでいるのが一般的です。しかし，この場合は秘密鍵は外部には読み出されないとしても，Trust zoneの中の回路では使用されます。そうなれば磁界や電界，電源電流などに変化が生じ，秘密鍵の情報がサイドチャネル攻撃で読まれてしまう可能性はゼロではありません。

　　この点，Root of TrustがCPUと同一のチップではなく，独立のチップになっていれば，秘密鍵が盗まれる恐れは大きく減少します。

　　このため，Rambusは独立のRISC-Vチップを使ってRoot of Trust機能を提供するという訳です。RISC-Vはカリフォルニア大学バークレイ校（UCB)で開発された第5世代のRISCアーキテクチャで，ARMとは異なり，命令セットアーキテクチャの仕様は公開されており，無償で使うことができます。

　　但し，プロセサコアを物理的に実現したIPは無償のものもありますが，高性能なコアは有償になっています。

　　RISC-V陣営はRISC-Vファウンデーションを作りRISC-Vを広めるために規格の整備などを進めており，UCBのOBが中心として設立されたSiFive社はコアやメモリコントローラ，PCI ExpressなどのIPを量産前は安価に使えるという体制を作って，新規のRISC-V開発を促進しています。使う人を増やすのが先決ということで，メモリコントローラなどのIP会社もこの方式に参加しています。

２．Qualcommが1200人余りを削減

　　2018年4月20日のThe Registerが，Qualcommが経費を$1B削減するという株主との公約を果たすため，本社のあるサンディエゴ地区で1200人あまりを削減する計画と報じています。Qualcommの総従業員数は33,800人とのことで，3.6%程度の削減です。

　　この削減にはSnapdragonやCentriqの開発チームも含まれるとのことです。しかし，3～4%の削減であれば開発に対する影響も小さく，大きな計画の変更はないと思われます。

　　政府の命令でBroadcomによるQualcommの買収は差し止められたのですが，Qualcommによる$47BのNXPの買収提案は中国の当局の承認が得られず，7月26日までに決着がつくかどうか危ぶまれています。ということで，Qualcommの経営陣は，まだまだ大変です。

３．CrayがCS500スパコンでAMDのEpycプロセサを採用

　　2018年4月18日のThe Registerが，CrayのCS500スパコンがAMDのEpycプロセサを採用すると報じています。

　　CS500はクラスタ型のスパコンで，アクセラレターとしてはIntelのXeon Phi，NVIDIAのGPU，AMDのRadeon GPUをサポートしてきましたが，各ノードのCPUとしてはIntelのXeonを使ってきています。今回は，計算ノードのCPUとしてEpyc 700を使う製品をラインアップに追加するものです。2Uのシャシーにデュアルソケットのノードを4台搭載するとのことで，32コアのEpyc 7000を使えば，2Uに256コア，ラック当たりでは4000に近いコアを収容できます。

　　Xeonノードとのコストパフォーマンス比較がどうなるのかが気になるところですが，報道では，お値段は書かれていません。なお，Epyc版のCS500は，今年の夏から出荷されるとのことです。

４．Facebookが自前のシリコンチップを開発か？

　　2018年4月19日のThe Registerが，FacebookがASICの設計者の求人を出しており，自前のASICチップを開発する意図があるのではないかと報じています。仕事はトレードオフの検討を含めたマイクロアーキテクチャの設計で，シミュレーションやFPGAを使ったプロトタイピング，HWやSWチームと一緒に要件や制約を理解すること，ASIC開発の効率を改善する開発フローを作り上げることと書かれています。

　　この書き方から見ると，今回の募集は少数のアーキテクトと，それに設計フローを作り上げるエンジニアという感じです。望ましい要件として，アリスメティックユニットや数値計算の経験と書かれており，マシンラーニングなどの大量計算を行うASICの開発を狙っているのではないかと思われます。

５．Cool Chips 21に見るアナログメモリを使う人工ニューロンの状況

　　Memristorは，通電する電流量で抵抗が変わるアナログ記憶素子で，ニューロンの重みをこの抵抗値の逆数で記憶させ，それに入力を電圧で与えると，抵抗に流れる電流は入力電圧×抵抗のコンダクタンスとなります。この電流値を合計してやれば積和計算が簡単に実現できます。ということで，非常に期待が高い素子です。

　　4月18日のCool Chips 21の特別講義で，Duke大のYiran Chen教授がMemristorを使うニューロモルフィックコンピューティングについて講義したのですが，講義時間のかなりの部分がMemristor素子の大きな特性バラツキを如何にして補償して回路が動くようにするかという工夫の説明に割かれました。HPEがMemristorを発表してから10年経ちますが，まだ，安定した特性の揃った素子は作れないようです。

　　Chen教授に，素子の不良率が下がる望みはあるのかと質問してみたのですが，出来の良いチップでも，20%くらいの素子は不良とのことで，DRAMの素子の不良率のレベルとは大差があるようです。

　　また，4月19日にはIBMのPritish Narayanan氏が相変化メモリを使うアナログ記憶型の素子を利用するニューラルネットワーク処理のアクセラレータについて基調講演を行いました。こちらも抵抗値を記憶させるメモリで前述のMemristorと同様の動作となります。しかし，こちらも特性バラツキが大きく，抵抗変化にヒステリシスがあり，どの状態であるかによって同じ抵抗変化を起こす書き込み量が変わるという問題があり，安定した動作を行わせるのはいろいろな補償回路が必要で，大変という印象でした。

　　どちらも研究室で動くものを作ってデモするのは可能としても，量産できるという目途は，まだ，無いように思われます。