最近の話題 2018年12月22日

１．Semicon JapanでPFNがディープラーニング用プロセサを参考出展

　　2018年12月14日のMONOistが，Semicon JapanでのPFN(Preferred Networks)のMN-Coreと呼ぶディープラーニング用のプロセサの発表を報じています。日経xTechにも載っているのですが，こちらは有料記事でタダで読めるのは最初の部分だけです。

　　日経ｘTechの見出しが8.5cm角の巨大ICとなっていて，ぎょっとしたのですが，チップのサイズは32.2mm×23.5mmで，このチップを4個，Fan Out型のパッケージに搭載しており，4個搭載のSoCのサイズが8.5cm角ということでした。パッケージに4チップが搭載された写真が載っていますが，Preferred Networks　Grape-Mecha-Ko For GRAPE-PFN2と書かれており，日経の記事では，神戸大学の牧野淳一郎先生がチップの設計などを主導したと書かれています。

　　GRAPE-PFN2の最後の2が気になりますが，2作目なのでしょうか？

　　プロセスはTSMCの12nmプロセスを使っており，消費電力は500Wとのことです。

　　4チップ合計ですが，FP6で32.8TFlops，FP32では131TFlops，FP16では524TFlopsの性能とのことで，NVIDIAのV100が120TFlopsであるのに対して4倍以上の性能で，Googleが開発中のTPU3の360TFlopsを超えるとのことです。

　　ボードの写真では周囲に32個のチップが搭載されており，これらはGDDR DRAMではないかと思われます。この写真ではDC-DCらしきものは見えないので，ボードの裏面に搭載でしょうか。

　　MN-CoreはMatrix Arithmetic Unit　1個と4個のPEからなるMAB（Matrix Arithmetic Block）を単位ユニットとし，16個のMABとLevel 1 Block MemoryでL1Bというユニットとなっています。そして，8個のL1BがL2Bとなり，2個のL2BがグループとなったものにDie to Die Interconnectと書かれたブロックがついています。

　　チップ全体では，これが2セットとData Engine，PCIe-IFとPDMというブロックが載っています。DRAMが繋がるところがないのですが，Data Engineに繋がるのでしょうか。

　　そして，4枚のMN-Coreボードを搭載する7UサイズのMN-Coreサーバも展示しました。TDP 200WクラスのCPU 2基と600WのMN-Coreボード4枚を空冷で放熱しています。

　　このサーバを用いてMN-3大規模クラスタを2020年春に構築する予定で，最終的には２Exa Flops(FP16)まで規模を拡大するとのことです。

　　「ディープラーニングの学習処理で利用頻度が低い条件分岐といった複雑な命令を排しつつ、CNN（畳み込みニューラルネットワーク）の畳み込み演算などで頻発するSIMD命令の処理に力点を置いたシンプルなマイクロアーキテクチャを採用。大量のデータを一度に処理することを目指した。」と書かれています。最近は，ニューラルネットを圧縮する研究が盛んで，圧縮により演算は不規則になるのですが，計算量は大幅に減っており，このような疎行列な処理でも性能が出るのかどうかが気になります。

２．MIPSがISAをオープンソース化

　　2018年12月18日のThe Registerが，MIPSの親会社のWave ComputingがMIPS命令セットのオープンソース化の意図を発表したと報じています。

　　MIPSはJohn Hennessy先生が設立した由緒あるRISCプロセサ会社ですが，一時，Imaginationに買われ，現在ではWave Computingの子会社になっています。

　　MIPSは通信関係ではまだ多く使われていますがarmに追いつくのは無理です。そしてRISC-Ｖにも追い上げられており，RISC-Vに倣ってオープンソース化することでユーザを増やそうという作戦を取ったと考えられます。

　　MIPS Open Initiativeの下で，32bitと64bitのMIPS ISAを何のライセンス契約もなしで無償で利用できるようにするというものです。ただし，無償で提供されるのは命令アーキテクチャだけで，実装は公開されません。

　　また，MIPSロゴを使ったり，MIPSの特許の保護を受けたい場合は，MIPSのCertificationを受ける必要があり，これは金額は未定ですが，有償になるとのことです。

　　実績という点ではMIPSの方が多いのですが，Western DigitalやNVIDIAが支持するRISC-Vに比べて魅力があるのかどうか難しいところです。

３．Gatwick空港を妨害したドローンを打ち落とせなかった訳

　　2018年12月20日のThe Registerが，イギリスのGatwick空港の上を飛びまわって，空港を閉鎖に追い込んだ違法なドローンを打ち落とせなかった訳という記事を掲載しています。

　　70度で上に向けてライフルを発射すると，外れた弾は2.4Km離れたところまで飛び，空港の施設や駐機している飛行機，あるいは民家などに当たる恐れがあり，そうなると被害が大きくなる。ショットガンの場合は飛翔距離は短いが，逆に目標のドローンに届かないおそれがある。

　　リモコンの電波を妨害することも考えられるが，どの周波数の電波で操縦されているかを知るにはスペクトラムアナライザが必要であるが，警察が持っていたかどうかは分からない。仮に持っていて，妨害する周波数が分かったとしても，ライセンスなしに電波を発射するのは違法である。それに妨害をうけたドローンがどのように反応するかは不明で，飛行機や民家などにぶつかると被害が大きい。

　　ヘリコプターで近づいて網などをかぶせて捕獲するのも現実的でないとのことで，要するに打つ手がなかったのだそうです。

　　1日余りの閉鎖でGatwick空港は再開したのですが，犯人は捕まっていません。なお，その後，21日の夜には男女2人の犯人が逮捕されたと発表されました。

４．armが同時マルチスレッドプロセサCortex-A65AEを発表

　　2018年12月18日にarmは，Cortex-A65AEというコアを発表しました。AEはAutomotive Enhancedという意味だそうです。設計は7nmプロセスに最適化されているとのことです。

　　Cortex-A65AEはarmとしては初めての2スレッドの同時マルチスレッド実行のプロセサです。同時マルチスレッドはIntelがHyper Threadと呼んでいるものです。同時マルチスレッドにすると，一方のスレッドがキャッシュミスなどで実行が止まった場合でも，他方のスレッドを実行できるので，演算器などが遊んでしまう損失が減り，スループットを向上できます。

　　そして，Cortex-A65AEは各コアが独立に動く（普通のマルチコアの）スプリットモードに加えて，ロックモードという動作ができるようになっています。ロックモードでは，自動運転のASIL Dで要求される2コアのロックステップ動作でエラーを検出できるようになっています。

　　armのSplit-LockはSplitとLockをブート時にダイナミックに切り替えられると書いてありますが，これは普通で，特にアピールする項目？という気がします。