最近の話題 2019年1月19日
1.台湾のEtronがCESで小型のDRAMチップを発表
2019年1月16日のEE Timesが,CESにおけるEtronの小型のDRAMチップの発表を報じています。DRAMと言えば標準品の大量生産ですが,54ボールBGAのDDR3や96ボールBGAのDDR4は,メモリバンド幅や容量は多いが,サイズが大きく小型のウエアラブルに使うのは不便です。そこで,Etronは信号ピン数22本,高密度50ボールの小型BGAのDRAMを開発したとのことです。
このReduced Pin Count(RPC) DRAMは16ピンのCommand/Data/Addressと,2ピンのクロックCLKとCLK#,2ピンのデータストローブDQSとDQS#,それにシリアルコントロールのSTB,チップセレクトCSの合計22ピンで,DDR4と同じ容量と同じバンド幅の4.8GB/sのメモリバンド幅が実現できます。また,Wafer Level Chip Scale Packageで0.4mmピッチの50ボールのパッケージに収容すれば4.7mm×2mmと米粒大に収まります。
そしてピン数が少ないので,小容量のDRAMでもI/Oピンでチップサイズが制限されることなく,小さいチップで作れるので安くできます。
ということで,それほどの容量やバンド幅が必要でないウエアラブルでは,小型で安いチップが作れるとのことです。特にハイテクというわけではないのですが,良いところに目をつけていると思います。
EtronはLatticeと協力しており,すでにLatticeのEPC5 FPGAでRPC DRAMの接続をデモしているとのことです。
EtronのCEOのNicky Lu氏はアイデアマンで,昔はISSCCなどで良くお会いしていたのですが,私がISSCCに行かなくなってしまったので,このところご無沙汰です。記事の写真を見るとお元気のようで,何よりです。
2.Michael FeldmanのExascale CPUの記事
2019年1月11日のThe Next Platformが,2019年にはHPC向けのCPUがどうなるのかを纏めた記事を載せています。良くまとまっているので,興味のあるかたは,原文をお読みになられるようお勧めします。
まず,驚いたのは,Top500 Newsが1月7日に活動を停止したという発表です。これに伴い,Michael Feldman氏はThe Nextplatformに移籍したようです。あるいは,MichaelがThe Nextplatformに引き抜かれてライターが居なくなってTop500 Newsが継続できなくなったのかもしれません。
それはともかく,2019年のHPCシステムですが,システム数ではIntelの優位は続くと思われますが,7nm ROMEを出すAMDは近年にない有利な状況になることは間違いありません。ROMEはマルチチップですが,パッケージあたりは64コアで,浮動小数点演算性能でIntelの48コアのCascade Lakeを上回ります。また,値段も安そうなので,価格競争力の点でも有利です。
昨年末に,HLRSにHPE製のROMEベースの2.4PFlopsのシステムが設置され,2020年には6.4PFlopsのBullSequanaシステムがフィンランドのIT Center for Scienceに設置される予定になっています。
2018年11月にはSandia国立研究所のarmアーキテクチャのThunder X2 CPUを使う1.5PFlopsのAstraが稼働し,Top500の204位にランクインしています。2019年にはarmは伸びると見られますが,まだ,armスパコンはテストベッドという感じで,本格的な導入は日本のPost-Kということになるかも知れません。
2019年以降の開発という点では,中国,ヨーロッパ,日本は開発のロードマップができていますが,米国の開発はまだ決まっていません。
中国は,Sugon(曙光),NUDT(国防科技大),太湖の光を開発したNRCPCの3者がそれぞれ,2018年に512ノードのプロトタイプを完成しています。SugonはAMDからライセンスされたEPYC CPUと自前のDCUアクセラレータを使うと見られます。設計は中国のHygonです。NUDTは自前のarmアーキテクチャのCPUを使うと見られます。このチップとして,PhytiumのXiaomiチップが使われる可能性もあります。NRCPCのシステムでは,ShenWei(神威)の後継チップが使われると見られます。
しかし,これらの中国のプロトタイプはそのままExaスケールに拡大できるものにはなっていないので,2020年にExaスパコンが作れるとは思えず,もうワンステップ必要になり,完成は2021年ないし2022年になると思われます。
昨年6月にEuropean Processor Initiativeを立ち上げたヨーロッパも自前のCPUを開発し,ヨーロッパ製のExaシステムを目指しています。ヨーロッパは汎用CPUとしてはarmアーキテクチャを使い,アクセラレータとしてはRISC-Vを使うようです。このチップの最初のものは2021年のプレエクサのシステムに使われると見られます。そして,第2世代のチップで2023年から2024年にエクサスパコンを作るという計画です。
日本は,富士通がarmアーキテクチャのSVE付きのA64FXチップを開発し,これでエクサスパコンを作るという分かりやすい計画です。Michaelは,エクサの完成までには,チップはもう1回,作り直されると見ています。(ただし,私が関係者から聞いたところでは,今のチップで行けるという見方が強まっていると感じます。)
米国では,2021年にArgonne国立研究所に設置予定で,IntelとCrayが作るAurora/A21が最初のエクサスパコンになるとみられていますが,それがどのようなものかについて殆ど情報がありません。Intelがどのようなチップを作るのかについてはヒントも出回っていません。
そして,DOE(エネルギー省)はA21に続いて2021年Q3にORNLのFrontierと2022年Q3にLLNLのEl Capitanというエクサスパコンを開発する計画です。場合によっては,2023年Q3にArgonne国立研究所に次のエクサスパコンが設置されるとのことです。これらのエクサスパコンを担当するメーカーは発表されていません。
3.Qualcommの独禁法訴訟から
2019年1月14日のEE Timesが,Qualcommの独禁法訴訟での証言について報じています。それによると,QualcommのMolenkopf CEOが,2011年にAppleへのセルラーモデムの供給を独占し,他社のモデムを購入しないようにするため,3年間で$1BをAppleに支払う契約を結んだと証言したと報じています。
また,別の2019年1月14日のEE Timesの記事では,AppleのCOOのJeff Williams氏が,Qualcommはセルラーモデムのローヤリティーとして5%を要求し,これはスマホ1台当たり$12~$20になる。それに加えて高額のCDMA Taxも取られる。と証言しています。
一律,5%なので,$100のNANDメモリを搭載すれば$50,$60のステンレスケースを使うと$30とモデムに関係していない部分でも高額のローヤリティーを取られるのは納得できない。
2007年の契約ではローヤリティーは1台当たり$7.5であった。$7.5は大した額ではないと思うかもしれないが,年間には$数Bになるとのことです。
Qualcommは,CDMA方式でセルフォーンを実用化した会社で,CDMAやLTEでの厚い特許保有を誇り,最近ではMediaTekやIntelのモデムもありますが,現在でも50%以上の市場シェアを持っています。
なお,San Jose地裁の判決は1月28日に出される予定です。
4.HBM2の容量とバンド幅を増やす規格のアップデート
2019年1月18日のEE Timesが,JEDECがHBM2規格のアップデートを発表したと報じています。DRAMチップを3D積層するHBM,HBM2メモリは値段が高いことから大きく採用が広がるということにはなっていませんが,圧倒的に大きなメモリバンド幅,電力効率の高さから,その性能が重要なハイエンドGPUやCPUの分野では欠くことができないメモリとなっています。
HBM2の採用は,大量のデータを読み込む必要があるAIの分野や,高速化する通信に合わせて高いメモリバンドを必要とする通信機器の分野にも採用が広がってきています。
これらの新しいニーズへの対応も含めて,JEDECはHBM2のJES235規格をアップデートし,JES235B規格を作りました。従来のHBM2は8スタックが最高だったのですが,これが12スタックまで拡張され,積層するDRAMダイの容量が16Gbitのものが使えることになりました。これにより,HBM2 DRAMのメモリ容量は最大24GBと3倍に拡大することになります。
さらに,データの伝送速度が2.4Gbpsに向上しており,HBM2 1スタックのメモリバンド幅は307GB/sに向上しています。
なお,SamsungやSK Hynixは,既に2.4Gbpsで動作するHBM2を製品化しています。