最近の話題 2019年8月10日
１．AMDが第2世代Epycサーバプロセサを正式発表
2019年8月7日のThe Registerが，Romeの開発コードネームで知られるAMDの第2世代のEpycサーバプロセサの正式発表を報じています。
発表に登壇したAMDのLisa Su CEOは，Romeは（IntelのXeonを抜いて）最高性能のx86プロセサと述べました。
以前から発表されていますが，Epyc7xx2は，I/Oやメモリインタフェースを持つ大型のダイ1個と8個の小さな8コアのダイをインタポーザに搭載して作られています。I/Oダイはピンネックになるので，高密度のプロセスを使っても面積は小さくならないので，14nmプロセスで作られています。いろいろなインタフェースがあるI/Oはより高い電圧が使える14nmのトランジスタの方が作りやすいというメリットもあります。
一方，プロセサダイは7nmプロセスで作られ，省電力で高性能を狙っています。最先端の7nmプロセスを使った小さいチップなので歩留まりも高く，製造コストを下げられます。AMDは，これらのメリットを強調していますが，この辺りはプロセスの習熟度で変わり，64コアのチップの歩留まりが十分に高くなると組み立てコストの比重が大きくなり，コスト比較は逆転します。
また，Cascade Lake SPのメモリはDDR4-2933が12チャネルに対してEpyc7xx2はDDR4-3200が16チャネルと45%高いメモリバンド幅を持っています。そして，I/OでもPCIe4.0を128ポート持ち，総バンド幅は512GB/sとCascade Lake SPを引き離しています。
全体として，Zen 2アーキテクチャはIPCが15%改善されており，AVX2の浮動小数点演算スループットは2倍，ロードストアのバンド幅は3倍，コア当たりのL3キャッシュは2倍で，チップ全体ではL3キャッシュ容量は4倍とZen 1に比べて大きく改善されています。
今回発表された中での最上位はEpyc7742で，このチップは64コア，128スレッドでL3キャッシュが256MBでデュアルソケット構成ができるもので，クロックは2.25GHz(ターボ時3.4GHz)で，消費電力は225Wとなっています。そして，お値段は$6950と発表されています。
また，2019年8月7日のEE TimesはGoogleやMicrosoftがRomeを採用すると報じています。XeonとEpycはアプリケーションコードの互換性は高いのですが，何百本もビジネスアプリがあると，それらがEpycで問題なく動くかどうかを確認するのは大変です。しかし，確認をさぼって問題が発生すれば首ですから，安全を考えればEpycではなくXeonを買おうという担当者の心理は理解できます。
しかし，GoogleやMicrosoftなどのハイパースケーラは，サービスを提供している全てのソフトウェアを自社でメンテナンスできる体制になっていますから，全体としてのコストパフォーマンスから，ハイパースケーラのビジネスとして得になるなら，Epycサーバを採用することができます。
このような理由から，サーバの領域でIntelの優位が容易に逆転するとは考えにくいのですが，それでも現在，数％のAMDのシェアが2020年の中頃には10%を超えると予想されています。
AMDはMilanというコードネームのZen3アーキテクチャのプロセサの設計を終えており，現在は，Genoaと呼ぶZen4の開発に着手しているとのことです。
２．HuaweiがHarmonyOSを発表
2019年8月5日のInquirerが，HuaweiのHarmonyOSの発表を報じています。HarmonyOSの中国名（こちらが本名か？）は鴻蒙とのことです。
そして発表スライドには全場景分布式OSと書かれており，クロスプラットフォーム機能が強化されたOSであると述べられています。AndroidからHarmonyOSに切り替えたらアプリがどうなるのかが最大の関心事ですが，この記事では具体的にどうなるのかについては触れられていません。
HarmonyOSは，最初はスマホではなく，IoTデバイスで登場するとのことです。
Inquirerによると，Huaweiは，これまで7年間HarmonyOSを開発してきているとのことです。
３．IntelがStratix 10 FPGA搭載のアクセラレータボードを出荷
2019年8月5日のNextPlatformが，Stratix 10 SX FPGAを搭載したPAC D5005というアクセラレータを出荷すると報じています。PACはProgrammable Accelerator Cardという意味で，既にArria 10を搭載したボードは発売されていますが，今回はその上位となるStratix 10 SXを搭載した製品です。なお，このD5005 は，HPEのProliant DL380サーバのオプションで，現在は，個別に買うことはできません。
D5005は2Uサーバ向けで，PCIe3.0のx16スロットを2個必要とします。最上位のStratix 10 SXは，ロジックエレメントを2.8M個持ち，FPGAには32GBのDDR4メモリが付いています。そして，100GbpsのEthernetポートを2本持っています。
消費電力は215Wで，GPUと同程度の電力です。Arria 10 PACは66Wですから，クラスが違います。D5005は消費電力は3.5倍ですが，性能は10倍とのことです。
４．XilinxがUltraScale+ FPGAを搭載するU50アクセラレータカードを発表
2019年8月7日のThe Registerが，XilinxのUltaScale+ FPGAを搭載するデータセンタ向けのU50というアクセラレータの発表を報じています。
U50はシングルスロットで1/2ハイト，1/2レングスのPCIe4.0ボードで，消費電力は75Wとなっています。UltraScale+ FPGAは872K 個のルックアップテーブル，1.743M個のレジスタ，5952個のDSPスライスと合計28MBのSRAMを使用できます。
U50はUltraScale+ FPGAを搭載し，それに8GiBで，460GB/sのバンド幅を持つHBM2メモリを付けています。そして，100GbEとCCIXポートを持っています。
U50の発売は2019年の秋とのことです。
５．EEMBCがMLMarkを発表
2019年8月6日のEE Timesが，Embedded Microprocessor Benchmark Consortium（EEMBC)の推論チップの性能を評価するMLMarkの発表を報じています。
MLMark1.0は，エッジデバイスでのマシンラーニング性能をはかるベンチマークで，ResNet-50，MobileNet，SSDMobileNetという広く用いられているネットワークを使って画像認識や物体検出を行わせて，その性能（レーテンシ，スループットと精度）を測ります。
1.0版で測定のためのソースコードが公表されているのは，IntelのCPU,GPUとOpenVNOを使っているコンピュートスティック，NVIDIAのGPUでTensorRTを使っているもの，ArmのCortex-A CPUとMali GPUでNeonが存在し，OpenCLが使えるものとなっています。
エッジデバイスでは消費電力は重要な項目ですが，現在の1.0版では，消費電力は測定されていません。これはMBCが要求する精度で電力を測定する環境が構築できていないためとのことです。
来年の早い時期にリリースを予定しているのは1.0版のエンハンスで，GoofleのTPUやその他の専用MLアクセラレータのサポートです。そして，Version2.0では対象を翻訳，text to speech，キーワードサーチなど対象を広げる予定です。また，Ultrs-low PowerやLow costのデバイスのサポートも追加するとのことです。
６．AppleがiPhoneのバッテリ交換をロック
2019年8月8日のThe Inquirerが，AppleがiPhoneのバッテリをソフトウェアでロックし，Apple，あるいは正規の修理サービス業者でないとバッテリ交換ができなくしたと報じています。
いろいろな製品の解体調査を行っているiFixit社が，iPhoneのバッテリを交換するとバッテリの残量が読めなくなり，修理が必要というメッセージが表示されるようになったとのことです。正規の修理サービス業者は，新しいバッテリについているマイクロコントローラにアクセスするツールを持っていて，正しい呪文を唱えると，新しいバッテリで残量が読めるようになるようです。
iFixit社は，古いほうのバッテリについているマイクロコントローラを取り外し，新しいほうのバッテリにはんだ付けで取り付けてやると，正しく残量が読めるようになるのですが，これにはかなり熟練が必要で，普通のiPhoneユーザの手には負えないと言っています。
このようにバッテリ交換がロックされたのは比較的最近の製品からのようですが，どれが対象かは分かっていないようです。