最近の話題 2021年3月20日

1．GPUを支える技術[増補改訂］にミス

　拙著のGPUを支える技術[増補改訂］ですが，Transform & Lightingの初出のところはOKだったのですが，その後は，Transformではなく，Transposeと書いてしまっていました。これが読者の方のご指摘で分かりました。悪いことに，このミスは全部で13か所もありました。

　申し訳ありませんが，Transposeが出てきたら，Transformの間違いだと思って読んで下さい。お恥ずかしい。

２．Micronが3D Xpoint不揮発性メモリから撤退

  2021年3月18日のEE TimesがMicronが3D Xpointメモリから撤退すると報じています。3D Xpointメモリは相変化メモリで，IntelとMicronが協力して開発に成功した不揮発性メモリで，NANDよりもビット密度は低いものの，速度は高速，書き換えにも強いという優れモノで，IntelはNANDの工場をSK Hynixに売却して，3D Xpoint一本に絞り込んでいます。

　　なお，このNAND工場の売却は2021年3月12日に米国の公取(FTC)が承認しており，両者は年内に他の国の承認を目指す方針です。

　　しかし，Micronは，3D Xpointは思ったほど売れず，儲からない。3D Xpointに使っている開発費はCompute Express Link(CXL)インタフェースのメモリの開発に充てるという方針だそうです。3D Xpointを作っているLehi工場は他社に売却するとの方針です。

　　CXLはPCIeの物理層の上に，CXL.io，CXL.cache，CXL.memoryといったプロトコルを載せて，メモリだけでなくioやキャッシュを接続できたり，大量のメモリを接続できたりするアーキテクチャになっており，今後，のサーバのメモリやio接続の主流になっていくと見られています。

３．SamsungとTSMCは他社を上回る投資で差を拡大

　 　2021年3月18日のEE TimesがSamsungとTSMCは他社との差を広げるために他社を上回る投資を継続という記事を載せています。

　　IC Insightsの調査では，韓国のSamsungと台湾のTSMCの2社の半導体の製造関係の投資額は，少なくとも$55.5B（約6兆円）で，業界全体の投資に占める割合も過去最大と見ています。ということで，両社は，他の半導体メーカーとの差をひろげることになると見ています。

　　そして，早急に強力なアクションを起こさなければ，SamsungとTSMCが先端半導体の製造に関しては，世界に君臨することになると見ています。5年前には世界のトップであったIntelもシェアを落とし，IDMモデルを継続することはできないと見ています。

　　ただ，TSMCは完全なファブですが，Samsungはスマホなどの製品も作っており，自社製品への半導体の供給と，ファブ顧客への半導体の供給の優先順位をどうつけるかという問題はありそうです。

　　米国は，半導体のサプライチェーンの安全性を維持するため，国内に製造拠点を作ろうとして，2020年にAmerican Foundries ActとCreating Helpful Incentives to Produce Semiconductors (CHIPS) actという法律を作りました。AFAではチップ製造能力の拡張に$25B，CHIPSでは政府や軍用の半導体の開発プロジェクトに$12Bを投じる計画ですが，これで米国の半導体製造能力がSamsungやTSMCに追いつくことはできません。アナリストは少なくとも5年間，毎年$30Bを投資する必要があると述べています。

　　日経などでは，ファブは下請け企業のように書いている記事もありますが，最先端の5nmプロセスの半導体の製造はノウハウの塊ですから，同じ製造装置を入れても，容易にまねができるものではありません。力関係で言えば，選択肢が少ないファブの方が強いのではないかと思います。

４．英国のParagraf社が単層グラフェンのホール素子を実用化

　 　2021年3月19日のEE TimesがParagraf社の単層グラフェン素子を使うホール素子の実用化を報じています。電気自動車のバッテリの開発には，並列に接続された多数のバッテリセルにどのように電流が流れているかを測定する必要があります。しかし，クリップオンの電流計は形状的にも使いにくく，分解能の点でも不十分だそうです。

　　Paragraf社は，実用化が難しい単層のグラフェンを使ってホール素子を作りました。単層グラフェンは0.34nmと薄く理想的な2次元の磁界を測るホール素子が作れます。そして，単層グラフェンを使う磁界プローブは小さく，個々のバッテリセルに流れる電流が作る磁界を，隣接セルの磁界の影響を受けずに測定することができるとのことです。

　　さらに，単層グラフェンのホール素子は0.1～1.0ppmと高い分解能をもっています。ということで，Paragraf社のGHS01ATホール素子は，電気自動車のバッテリのセルごとの電流分布の把握に適しているとのことです。

５．AMDがMilanを正式発表

　 　2021年3月15日のNext PlatformがAMDのMilanの発表を報じています。

　　前世代のRomeから，AMDはチップレットを組み合わせるという方法でCPUを作っています。Compute側は8コアのZen3プロセサと32MBのL3$を搭載したチップレットを最大8個使用して64コアのCPUとしています。そして，8個のComputeチップレットを結び，さらにDDR4-3200 DIMMの接続と128レーンのPCIe4.0の接続を行うMemory & IOチップレットを使います。メモリは8チャネルをサポートしています。

　　Computeチップレットは7nmプロセスですが，Memory& IOチップレットは14nmプロセスで製造され，クロックは1.6GHzです。メモリは，このクロックでダブルポンプして3.2GHzで動作します。

　　RomeではMemoryチップレットとDIMMのクロックは同じ3.2GHzですが同期しておらず，クロックの乗り換えにロスが発生していたのですが，Milanではこれらのクロックを同期させたことで，3%～5%性能が向上したとのことです。

　　AMDはRomeとMilanでは同じ半導体プロセスを使っているのですが，平均して19％ IPCが向上していると言っており，このメモリクロックの同期は大きな寄与となっています。

　　RomeのComputeチップレットは4コアと16MBのL3$のグループを2個集積しているのに対して，Milanでは8コアと32MBのL3$を搭載したグループ1個のチップレットとなっています。このため，MilanではAMDの定義のNUMAドメインの個数が半減しています。NUMAドメインごとにL3$は切れているので，Romeに比べてMilanでは2倍サイズのL3$が使えるというわけです。特に，16MBのL3$では入りきらないが，30MBあれば全部のデータがキャッシュに載るというようなケースでは，大きな性能向上が得られそうです。

　　MilanもこれまでのEPYC CPUと同様に，2ソケットのシステムまでの構成で，4ソケットや8ソケットという構成はサポートしていません。

　　Nextplatformの記事には初代のNaples，2代目のRomeと今回のMilanのすべてのSKUの仕様と相対性能あたりのプロセサ価格などが表になって載っています。